mirror of
git://nv-tegra.nvidia.com/linux-hwpm.git
synced 2025-12-22 09:12:05 +03:00
tegra: hwpm: add mcf ocu ip and resource enums
Add IP and resource enums for MCF OCU that support HWPM. Bug 4730025 Bug 4748888 Change-Id: Ic0a15f60d8c1cbbb3bb46c79672f6a607087f508 Signed-off-by: Vedashree Vidwans <vvidwans@nvidia.com> Reviewed-on: https://git-master.nvidia.com/r/c/linux-hwpm/+/3211219 Reviewed-by: Seema Khowala <seemaj@nvidia.com> GVS: buildbot_gerritrpt <buildbot_gerritrpt@nvidia.com> Reviewed-by: Vasuki Shankar <vasukis@nvidia.com>
This commit is contained in:
committed by
mobile promotions
parent
a8fc1ef30a
commit
29c34c51d1
@@ -94,6 +94,7 @@ enum tegra_hwpm_ip_enum {
|
|||||||
TEGRA_HWPM_IP_MCF_C2C,
|
TEGRA_HWPM_IP_MCF_C2C,
|
||||||
TEGRA_HWPM_IP_MCF_CLINK,
|
TEGRA_HWPM_IP_MCF_CLINK,
|
||||||
TEGRA_HWPM_IP_MCF_CORE,
|
TEGRA_HWPM_IP_MCF_CORE,
|
||||||
|
TEGRA_HWPM_IP_MCF_OCU,
|
||||||
TEGRA_HWPM_IP_PCIE_XTLQ,
|
TEGRA_HWPM_IP_PCIE_XTLQ,
|
||||||
TEGRA_HWPM_IP_PCIE_XTLRC,
|
TEGRA_HWPM_IP_PCIE_XTLRC,
|
||||||
TEGRA_HWPM_IP_PCIE_XALRC,
|
TEGRA_HWPM_IP_PCIE_XALRC,
|
||||||
@@ -136,6 +137,7 @@ enum tegra_hwpm_resource_enum {
|
|||||||
TEGRA_HWPM_RESOURCE_MCF_C2C,
|
TEGRA_HWPM_RESOURCE_MCF_C2C,
|
||||||
TEGRA_HWPM_RESOURCE_MCF_CLINK,
|
TEGRA_HWPM_RESOURCE_MCF_CLINK,
|
||||||
TEGRA_HWPM_RESOURCE_MCF_CORE,
|
TEGRA_HWPM_RESOURCE_MCF_CORE,
|
||||||
|
TEGRA_HWPM_RESOURCE_MCF_OCU,
|
||||||
TEGRA_HWPM_RESOURCE_PCIE_XTLQ,
|
TEGRA_HWPM_RESOURCE_PCIE_XTLQ,
|
||||||
TEGRA_HWPM_RESOURCE_PCIE_XTLRC,
|
TEGRA_HWPM_RESOURCE_PCIE_XTLRC,
|
||||||
TEGRA_HWPM_RESOURCE_PCIE_XALRC,
|
TEGRA_HWPM_RESOURCE_PCIE_XALRC,
|
||||||
|
|||||||
@@ -117,6 +117,9 @@ static u32 tegra_hwpm_translate_soc_hwpm_ip(struct tegra_soc_hwpm *hwpm,
|
|||||||
case TEGRA_SOC_HWPM_IP_MCF_CORE:
|
case TEGRA_SOC_HWPM_IP_MCF_CORE:
|
||||||
ip_enum_idx = TEGRA_HWPM_IP_MCF_CORE;
|
ip_enum_idx = TEGRA_HWPM_IP_MCF_CORE;
|
||||||
break;
|
break;
|
||||||
|
case TEGRA_SOC_HWPM_IP_MCF_OCU:
|
||||||
|
ip_enum_idx = TEGRA_HWPM_IP_MCF_OCU;
|
||||||
|
break;
|
||||||
case TEGRA_SOC_HWPM_IP_PCIE_XTLQ:
|
case TEGRA_SOC_HWPM_IP_PCIE_XTLQ:
|
||||||
ip_enum_idx = TEGRA_HWPM_IP_PCIE_XTLQ;
|
ip_enum_idx = TEGRA_HWPM_IP_PCIE_XTLQ;
|
||||||
break;
|
break;
|
||||||
@@ -261,6 +264,9 @@ u32 tegra_hwpm_translate_soc_hwpm_resource(struct tegra_soc_hwpm *hwpm,
|
|||||||
case TEGRA_SOC_HWPM_RESOURCE_MCF_CORE:
|
case TEGRA_SOC_HWPM_RESOURCE_MCF_CORE:
|
||||||
res_enum_idx = TEGRA_HWPM_RESOURCE_MCF_CORE;
|
res_enum_idx = TEGRA_HWPM_RESOURCE_MCF_CORE;
|
||||||
break;
|
break;
|
||||||
|
case TEGRA_SOC_HWPM_RESOURCE_MCF_OCU:
|
||||||
|
res_enum_idx = TEGRA_HWPM_RESOURCE_MCF_OCU;
|
||||||
|
break;
|
||||||
case TEGRA_SOC_HWPM_RESOURCE_PCIE_XTLQ:
|
case TEGRA_SOC_HWPM_RESOURCE_PCIE_XTLQ:
|
||||||
res_enum_idx = TEGRA_HWPM_RESOURCE_PCIE_XTLQ;
|
res_enum_idx = TEGRA_HWPM_RESOURCE_PCIE_XTLQ;
|
||||||
break;
|
break;
|
||||||
|
|||||||
@@ -52,6 +52,7 @@ enum tegra_soc_hwpm_ip {
|
|||||||
TEGRA_SOC_HWPM_IP_MCF_C2C,
|
TEGRA_SOC_HWPM_IP_MCF_C2C,
|
||||||
TEGRA_SOC_HWPM_IP_MCF_CLINK,
|
TEGRA_SOC_HWPM_IP_MCF_CLINK,
|
||||||
TEGRA_SOC_HWPM_IP_MCF_CORE,
|
TEGRA_SOC_HWPM_IP_MCF_CORE,
|
||||||
|
TEGRA_SOC_HWPM_IP_MCF_OCU,
|
||||||
TEGRA_SOC_HWPM_IP_PCIE_XTLQ,
|
TEGRA_SOC_HWPM_IP_PCIE_XTLQ,
|
||||||
TEGRA_SOC_HWPM_IP_PCIE_XTLRC,
|
TEGRA_SOC_HWPM_IP_PCIE_XTLRC,
|
||||||
TEGRA_SOC_HWPM_IP_PCIE_XALRC,
|
TEGRA_SOC_HWPM_IP_PCIE_XALRC,
|
||||||
@@ -132,6 +133,7 @@ enum tegra_soc_hwpm_resource {
|
|||||||
TEGRA_SOC_HWPM_RESOURCE_MCF_C2C,
|
TEGRA_SOC_HWPM_RESOURCE_MCF_C2C,
|
||||||
TEGRA_SOC_HWPM_RESOURCE_MCF_CLINK,
|
TEGRA_SOC_HWPM_RESOURCE_MCF_CLINK,
|
||||||
TEGRA_SOC_HWPM_RESOURCE_MCF_CORE,
|
TEGRA_SOC_HWPM_RESOURCE_MCF_CORE,
|
||||||
|
TEGRA_SOC_HWPM_RESOURCE_MCF_OCU,
|
||||||
TEGRA_SOC_HWPM_RESOURCE_PCIE_XTLQ,
|
TEGRA_SOC_HWPM_RESOURCE_PCIE_XTLQ,
|
||||||
TEGRA_SOC_HWPM_RESOURCE_PCIE_XTLRC,
|
TEGRA_SOC_HWPM_RESOURCE_PCIE_XTLRC,
|
||||||
TEGRA_SOC_HWPM_RESOURCE_PCIE_XALRC,
|
TEGRA_SOC_HWPM_RESOURCE_PCIE_XALRC,
|
||||||
|
|||||||
Reference in New Issue
Block a user