mirror of
git://nv-tegra.nvidia.com/device/hardware/nvidia/t23x-public-dts.git
synced 2025-12-22 09:12:02 +03:00
nv-public: add new nv dtb files
In this commit: 1. The large platform overlays are being directly built into a new base "nv" dtb. The names of these new dtbs directly tracks the name of the upstream dtb that it extends. For an upstream dtb named <base>.dtb the new corresponding new file is named <base>-nv.dtb. 2. The source files for <base>-nv.dtb are located in the nv-soc/ and nv-platform/ files. Those files originated in the overlay/ directory but are moved to reflect that they are no longer part of an overlay. This new layout seeks to simplify building and handling of dtb files while retaining close compatibility with the upstream dts sources. Bug 4290389 Change-Id: Ic812e8e16c5515bb3e17b99a23815a99f67c42a2 Signed-off-by: Brad Griffis <bgriffis@nvidia.com> Reviewed-on: https://git-master.nvidia.com/r/c/device/hardware/nvidia/t23x-public-dts/+/2996468 Reviewed-by: svcacv <svcacv@nvidia.com> Reviewed-by: Laxman Dewangan <ldewangan@nvidia.com> Reviewed-by: Gautham Srinivasan <gauthams@nvidia.com> GVS: Gerrit_Virtual_Submit <buildbot_gerritrpt@nvidia.com>
This commit is contained in:
Brad Griffis
committed by
mobile promotions
mobile promotions
parent
a011a22ad5
commit
ee6247a701
33
nv-platform/Makefile
Normal file
33
nv-platform/Makefile
Normal file
@@ -0,0 +1,33 @@
|
||||
# SPDX-License-Identifier: GPL-2.0-only
|
||||
# SPDX-FileCopyrightText: Copyright (c) 2023, NVIDIA CORPORATION & AFFILIATES. All rights reserved.
|
||||
|
||||
DTC_FLAGS += -@
|
||||
|
||||
old-dtb := $(dtb-y)
|
||||
old-dtbo := $(dtbo-y)
|
||||
dtb-y :=
|
||||
dtbo-y :=
|
||||
makefile-path := t23x/nv-public/nv-platform
|
||||
|
||||
dtb-y += tegra234-p3737-0000+p3701-0000-nv.dtb
|
||||
dtb-y += tegra234-p3737-0000+p3701-0004-nv.dtb
|
||||
dtb-y += tegra234-p3737-0000+p3701-0005-nv.dtb
|
||||
dtb-y += tegra234-p3737-0000+p3701-0008-nv.dtb
|
||||
dtb-y += tegra234-p3740-0002+p3701-0008-nv.dtb
|
||||
dtb-y += tegra234-p3740-0002+p3701-0008-nv-safety.dtb
|
||||
dtb-y += tegra234-p3768-0000+p3767-0000-nv.dtb
|
||||
dtb-y += tegra234-p3768-0000+p3767-0001-nv.dtb
|
||||
dtb-y += tegra234-p3768-0000+p3767-0003-nv.dtb
|
||||
dtb-y += tegra234-p3768-0000+p3767-0004-nv.dtb
|
||||
dtb-y += tegra234-p3768-0000+p3767-0005-nv.dtb
|
||||
|
||||
ifneq ($(dtb-y),)
|
||||
dtb-y := $(addprefix $(makefile-path)/,$(dtb-y))
|
||||
endif
|
||||
ifneq ($(dtbo-y),)
|
||||
dtbo-y := $(addprefix $(makefile-path)/,$(dtbo-y))
|
||||
endif
|
||||
|
||||
dtb-y += $(old-dtb)
|
||||
dtbo-y += $(old-dtbo)
|
||||
|
||||
409
nv-platform/tegra234-camera-p3785.dtsi
Normal file
409
nv-platform/tegra234-camera-p3785.dtsi
Normal file
@@ -0,0 +1,409 @@
|
||||
// SPDX-License-Identifier: GPL-2.0-only
|
||||
// SPDX-FileCopyrightText: Copyright (c) 2017-2023, NVIDIA CORPORATION & AFFILIATES. All rights reserved.
|
||||
|
||||
#include <dt-bindings/clock/tegra234-clock.h>
|
||||
|
||||
#define CAM0_PWDN TEGRA234_AON_GPIO(AA, 4)
|
||||
|
||||
/ {
|
||||
#ifndef REMOVE_FRAGMENT_SYNTAX
|
||||
fragment-camera@0 {
|
||||
target-path = "/";
|
||||
__overlay__ {
|
||||
#endif
|
||||
gpio@c2f0000 {
|
||||
camera-control-output-high {
|
||||
gpio-hog;
|
||||
output-high;
|
||||
gpios = <CAM0_PWDN 0>;
|
||||
label = "cam0-pwdn";
|
||||
};
|
||||
};
|
||||
|
||||
tegra-capture-vi {
|
||||
nvidia,vi-mapping =
|
||||
<0 0>,
|
||||
<1 0>,
|
||||
<2 0>,
|
||||
<3 0>,
|
||||
<4 1>,
|
||||
<5 1>;
|
||||
num-channels = <1>;
|
||||
ports {
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
port@0 {
|
||||
reg = <0>;
|
||||
p3785_vi_in0: endpoint {
|
||||
port-index = <0>;
|
||||
bus-width = <8>;
|
||||
remote-endpoint = <&p3785_csi_out0>;
|
||||
};
|
||||
};
|
||||
};
|
||||
};
|
||||
bus@0 {
|
||||
host1x@13e00000 {
|
||||
nvcsi@15a00000 {
|
||||
num-channels = <1>;
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
channel@0 {
|
||||
reg = <0>;
|
||||
ports {
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
port@0 {
|
||||
reg = <0>;
|
||||
p3785_csi_in0: endpoint@0 {
|
||||
port-index = <0>;
|
||||
bus-width = <8>;
|
||||
remote-endpoint = <&p3785_out0>;
|
||||
};
|
||||
};
|
||||
port@1 {
|
||||
reg = <1>;
|
||||
p3785_csi_out0: endpoint@1 {
|
||||
remote-endpoint = <&p3785_vi_in0>;
|
||||
};
|
||||
};
|
||||
};
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
i2c@3180000 {
|
||||
p3785@56 {
|
||||
compatible = "nvidia,lt6911uxc";
|
||||
/* I2C device address */
|
||||
reg = <0x56>;
|
||||
|
||||
/* V4L2 device node location */
|
||||
devnode = "video0";
|
||||
|
||||
/* Physical dimensions of sensor */
|
||||
physical_w = "3.674";
|
||||
physical_h = "2.738";
|
||||
|
||||
sensor_model = "p3785";
|
||||
|
||||
/* Define any required hw resources needed by driver */
|
||||
/* ie. clocks, io pins, power sources
|
||||
avdd-reg = "vana";
|
||||
iovdd-reg = "vif";
|
||||
dvdd-reg = "vdig";*/
|
||||
|
||||
/* Defines number of frames to be dropped by driver internally after applying */
|
||||
/* sensor crop settings. Some sensors send corrupt frames after applying */
|
||||
/* crop co-ordinates */
|
||||
/*post_crop_frame_drop = "0";*/
|
||||
|
||||
/* Define any required hw resources needed by driver */
|
||||
/* ie. clocks, io pins, power sources */
|
||||
clocks = <&bpmp TEGRA234_CLK_EXTPERIPH1>,
|
||||
<&bpmp TEGRA234_CLK_EXTPERIPH1>;
|
||||
clock-names = "extperiph1", "pllp_grtba";
|
||||
mclk = "extperiph1";
|
||||
reset-gpios = <&gpio_aon CAM0_PWDN GPIO_ACTIVE_HIGH>;
|
||||
|
||||
/**
|
||||
* ==== Modes ====
|
||||
* A modeX node is required to support v4l2 driver
|
||||
* implementation with NVIDIA camera software stack
|
||||
*
|
||||
* == Signal properties ==
|
||||
*
|
||||
* phy_mode = "";
|
||||
* PHY mode used by the MIPI lanes for this device
|
||||
*
|
||||
* tegra_sinterface = "";
|
||||
* CSI Serial interface connected to tegra
|
||||
* Incase of virtual HW devices, use virtual
|
||||
* For SW emulated devices, use host
|
||||
*
|
||||
* pix_clk_hz = "";
|
||||
* Sensor pixel clock used for calculations like exposure and framerate
|
||||
*
|
||||
* readout_orientation = "0";
|
||||
* Based on camera module orientation.
|
||||
* Only change readout_orientation if you specifically
|
||||
* Program a different readout order for this mode
|
||||
*
|
||||
* == Image format Properties ==
|
||||
*
|
||||
* active_w = "";
|
||||
* Pixel active region width
|
||||
*
|
||||
* active_h = "";
|
||||
* Pixel active region height
|
||||
*
|
||||
* pixel_t = "";
|
||||
* The sensor readout pixel pattern
|
||||
*
|
||||
* line_length = "";
|
||||
* Pixel line length (width) for sensor mode.
|
||||
*
|
||||
* == Source Control Settings ==
|
||||
*
|
||||
* Gain factor used to convert fixed point integer to float
|
||||
* Gain range [min_gain/gain_factor, max_gain/gain_factor]
|
||||
* Gain step [step_gain/gain_factor is the smallest step that can be configured]
|
||||
* Default gain [Default gain to be initialized for the control.
|
||||
* use min_gain_val as default for optimal results]
|
||||
* Framerate factor used to convert fixed point integer to float
|
||||
* Framerate range [min_framerate/framerate_factor, max_framerate/framerate_factor]
|
||||
* Framerate step [step_framerate/framerate_factor is the smallest step that can be configured]
|
||||
* Default Framerate [Default framerate to be initialized for the control.
|
||||
* use max_framerate to get required performance]
|
||||
* Exposure factor used to convert fixed point integer to float
|
||||
* For convenience use 1 sec = 1000000us as conversion factor
|
||||
* Exposure range [min_exp_time/exposure_factor, max_exp_time/exposure_factor]
|
||||
* Exposure step [step_exp_time/exposure_factor is the smallest step that can be configured]
|
||||
* Default Exposure Time [Default exposure to be initialized for the control.
|
||||
* Set default exposure based on the default_framerate for optimal exposure settings]
|
||||
* For convenience use 1 sec = 1000000us as conversion factor
|
||||
*
|
||||
* gain_factor = ""; (integer factor used for floating to fixed point conversion)
|
||||
* min_gain_val = ""; (ceil to integer)
|
||||
* max_gain_val = ""; (ceil to integer)
|
||||
* step_gain_val = ""; (ceil to integer)
|
||||
* default_gain = ""; (ceil to integer)
|
||||
* Gain limits for mode
|
||||
*
|
||||
* exposure_factor = ""; (integer factor used for floating to fixed point conversion)
|
||||
* min_exp_time = ""; (ceil to integer)
|
||||
* max_exp_time = ""; (ceil to integer)
|
||||
* step_exp_time = ""; (ceil to integer)
|
||||
* default_exp_time = ""; (ceil to integer)
|
||||
* Exposure Time limits for mode (sec)
|
||||
*
|
||||
* framerate_factor = ""; (integer factor used for floating to fixed point conversion)
|
||||
* min_framerate = ""; (ceil to integer)
|
||||
* max_framerate = ""; (ceil to integer)
|
||||
* step_framerate = ""; (ceil to integer)
|
||||
* default_framerate = ""; (ceil to integer)
|
||||
* Framerate limits for mode (fps)
|
||||
*
|
||||
* embedded_metadata_height = "";
|
||||
* Sensor embedded metadata height in units of rows.
|
||||
* If sensor does not support embedded metadata value should be 0.
|
||||
|
||||
* num_of_exposure = "";
|
||||
* Digital overlap(Dol) frames
|
||||
*
|
||||
* num_of_ignored_lines = "";
|
||||
* Used for cropping, eg. OB lines + Ignored area of effective pixel lines
|
||||
*
|
||||
* num_of_lines_offset_0 = "";
|
||||
* Used for cropping, vertical blanking in front of short exposure data
|
||||
* If more Dol frames are used, it can be extended, eg. num_of_lines_offset_1
|
||||
*
|
||||
* num_of_ignored_pixels = "";
|
||||
* Used for cropping, The length of line info(pixels)
|
||||
*
|
||||
* num_of_left_margin_pixels = "";
|
||||
* Used for cropping, the size of the left edge margin before
|
||||
* the active pixel area (after ignored pixels)
|
||||
*
|
||||
* num_of_right_margin_pixels = "";
|
||||
* Used for cropping, the size of the right edge margin after
|
||||
* the active pixel area
|
||||
*
|
||||
*/
|
||||
mode0 { // E2832_1920x1080_60Fps
|
||||
mclk_khz = "24000";
|
||||
num_lanes = "4";
|
||||
tegra_sinterface = "serial_a";
|
||||
phy_mode = "DPHY";
|
||||
discontinuous_clk = "yes";
|
||||
dpcm_enable = "false";
|
||||
cil_settletime = "0";
|
||||
|
||||
active_w = "1920";
|
||||
active_h = "1080";
|
||||
mode_type = "rgb";
|
||||
pixel_phase = "rgb888";
|
||||
csi_pixel_bit_depth = "24";
|
||||
readout_orientation = "0";
|
||||
line_length = "1920";
|
||||
inherent_gain = "1";
|
||||
mclk_multiplier = "24";
|
||||
pix_clk_hz = "250000000";
|
||||
|
||||
gain_factor = "16";
|
||||
framerate_factor = "1000000";
|
||||
exposure_factor = "1000000";
|
||||
min_gain_val = "16"; /* 1.00x */
|
||||
max_gain_val = "170"; /* 10.66x */
|
||||
step_gain_val = "1";
|
||||
default_gain = "16"; /* 1.00x */
|
||||
min_hdr_ratio = "1";
|
||||
max_hdr_ratio = "1";
|
||||
min_framerate = "2000000"; /* 2.0 fps */
|
||||
max_framerate = "60000000"; /* 60.0 fps */
|
||||
step_framerate = "1";
|
||||
default_framerate = "60000000"; /* 60.0 fps */
|
||||
min_exp_time = "13"; /* us */
|
||||
max_exp_time = "683709"; /* us */
|
||||
step_exp_time = "1";
|
||||
default_exp_time = "16667"; /* us */
|
||||
};
|
||||
mode1 { // E2832_3840x2160
|
||||
mclk_khz = "24000";
|
||||
num_lanes = "8";
|
||||
tegra_sinterface = "serial_a";
|
||||
phy_mode = "DPHY";
|
||||
discontinuous_clk = "yes";
|
||||
dpcm_enable = "false";
|
||||
cil_settletime = "0";
|
||||
|
||||
active_w = "3840";
|
||||
active_h = "2160";
|
||||
mode_type = "rgb";
|
||||
pixel_phase = "rgb888";
|
||||
csi_pixel_bit_depth = "24";
|
||||
readout_orientation = "0";
|
||||
line_length = "3840";
|
||||
inherent_gain = "1";
|
||||
mclk_multiplier = "24";
|
||||
pix_clk_hz = "500000000";
|
||||
|
||||
gain_factor = "16";
|
||||
framerate_factor = "1000000";
|
||||
exposure_factor = "1000000";
|
||||
min_gain_val = "16"; /* 1.00x */
|
||||
max_gain_val = "170"; /* 10.66x */
|
||||
step_gain_val = "1";
|
||||
default_gain = "16"; /* 1.00x */
|
||||
min_hdr_ratio = "1";
|
||||
max_hdr_ratio = "1";
|
||||
min_framerate = "2000000"; /* 2.0 fps */
|
||||
max_framerate = "60000000"; /* 60.0 fps */
|
||||
step_framerate = "1";
|
||||
default_framerate = "60000000"; /* 60.0 fps */
|
||||
min_exp_time = "13"; /* us */
|
||||
max_exp_time = "683709"; /* us */
|
||||
step_exp_time = "1";
|
||||
default_exp_time = "16667"; /* us */
|
||||
};
|
||||
|
||||
mode2 { // E2832_1280x720_60Fps
|
||||
mclk_khz = "24000";
|
||||
num_lanes = "4";
|
||||
tegra_sinterface = "serial_a";
|
||||
phy_mode = "DPHY";
|
||||
discontinuous_clk = "yes";
|
||||
dpcm_enable = "false";
|
||||
cil_settletime = "0";
|
||||
|
||||
active_w = "1280";
|
||||
active_h = "720";
|
||||
mode_type = "rgb";
|
||||
pixel_phase = "rgb888";
|
||||
csi_pixel_bit_depth = "24";
|
||||
readout_orientation = "0";
|
||||
line_length = "1280";
|
||||
inherent_gain = "1";
|
||||
mclk_multiplier = "24";
|
||||
pix_clk_hz = "250000000";
|
||||
|
||||
gain_factor = "16";
|
||||
framerate_factor = "1000000";
|
||||
exposure_factor = "1000000";
|
||||
min_gain_val = "16"; /* 1.00x */
|
||||
max_gain_val = "170"; /* 10.66x */
|
||||
step_gain_val = "1";
|
||||
default_gain = "16"; /* 1.00x */
|
||||
min_hdr_ratio = "1";
|
||||
max_hdr_ratio = "1";
|
||||
min_framerate = "2000000"; /* 2.0 fps */
|
||||
max_framerate = "60000000"; /* 60.0 fps */
|
||||
step_framerate = "1";
|
||||
default_framerate = "60000000"; /* 60.0 fps */
|
||||
min_exp_time = "13"; /* us */
|
||||
max_exp_time = "683709"; /* us */
|
||||
step_exp_time = "1";
|
||||
default_exp_time = "16667"; /* us */
|
||||
};
|
||||
|
||||
ports {
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
port@0 {
|
||||
reg = <0>;
|
||||
p3785_out0: endpoint {
|
||||
port-index = <0>;
|
||||
bus-width = <8>;
|
||||
remote-endpoint = <&p3785_csi_in0>;
|
||||
};
|
||||
};
|
||||
};
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
tegra-camera-platform {
|
||||
compatible = "nvidia, tegra-camera-platform";
|
||||
/**
|
||||
* Physical settings to calculate max ISO BW
|
||||
*
|
||||
* num_csi_lanes = <>;
|
||||
* Total number of CSI lanes when all cameras are active
|
||||
*
|
||||
* max_lane_speed = <>;
|
||||
* Max lane speed in Kbit/s
|
||||
*
|
||||
* min_bits_per_pixel = <>;
|
||||
* Min bits per pixel
|
||||
*
|
||||
* vi_peak_byte_per_pixel = <>;
|
||||
* Max byte per pixel for the VI ISO case
|
||||
*
|
||||
* vi_bw_margin_pct = <>;
|
||||
* Vi bandwidth margin in percentage
|
||||
*
|
||||
* max_pixel_rate = <>;
|
||||
* Max pixel rate in Kpixel/s for the ISP ISO case
|
||||
*
|
||||
* isp_peak_byte_per_pixel = <>;
|
||||
* Max byte per pixel for the ISP ISO case
|
||||
*
|
||||
* isp_bw_margin_pct = <>;
|
||||
* Isp bandwidth margin in percentage
|
||||
*/
|
||||
num_csi_lanes = <4>;
|
||||
max_lane_speed = <1500000>;
|
||||
min_bits_per_pixel = <10>;
|
||||
vi_peak_byte_per_pixel = <2>;
|
||||
vi_bw_margin_pct = <25>;
|
||||
max_pixel_rate = <750000>;
|
||||
isp_peak_byte_per_pixel = <5>;
|
||||
isp_bw_margin_pct = <25>;
|
||||
|
||||
/**
|
||||
* The general guideline for naming badge_info contains 3 parts, and is as follows,
|
||||
* The first part is the camera_board_id for the module; if the module is in a FFD
|
||||
* platform, then use the platform name for this part.
|
||||
* The second part contains the position of the module, ex. "rear" or "front".
|
||||
* The third part contains the last 6 characters of a part number which is found
|
||||
* in the module's specsheet from the vender.
|
||||
*/
|
||||
modules {
|
||||
module0 {
|
||||
badge = "p3785_ltx6911";
|
||||
position = "bottom";
|
||||
orientation = "1";
|
||||
drivernode0 {
|
||||
/* Declare PCL support driver (classically known as guid) */
|
||||
pcl_id = "v4l2_sensor";
|
||||
/* Declare the device-tree hierarchy to driver instance */
|
||||
sysfs-device-tree = "/sys/firmware/devicetree/base/bus@0/i2c@3180000/p3785@56";
|
||||
};
|
||||
};
|
||||
};
|
||||
};
|
||||
#ifndef REMOVE_FRAGMENT_SYNTAX
|
||||
};
|
||||
};
|
||||
#endif
|
||||
};
|
||||
543
nv-platform/tegra234-dcb-p3737-0000-p3701-0000.dtsi
Normal file
543
nv-platform/tegra234-dcb-p3737-0000-p3701-0000.dtsi
Normal file
@@ -0,0 +1,543 @@
|
||||
// SPDX-License-Identifier: GPL-2.0-only
|
||||
// SPDX-FileCopyrightText: Copyright (c) 2021-2023, NVIDIA CORPORATION & AFFILIATES. All rights reserved.
|
||||
|
||||
/ {
|
||||
#ifndef REMOVE_FRAGMENT_SYNTAX
|
||||
fragment-t234-dcb@0 {
|
||||
target-path = "/";
|
||||
__overlay__ {
|
||||
#endif
|
||||
display@13800000 {
|
||||
nvidia,dcb-image = [
|
||||
55 aa 16 00 00 37 34 30 30 e9 4c 19 77 cc 56 49
|
||||
44 45 4f 20 0d 00 00 00 70 01 00 00 00 00 49 42
|
||||
4d 20 56 47 41 20 43 6f 6d 70 61 74 69 62 6c 65
|
||||
01 00 00 00 10 00 c7 17 31 30 2f 32 36 2f 32 31
|
||||
00 00 00 00 00 00 00 00 21 18 50 00 f1 2a 00 00
|
||||
50 4d 49 44 00 00 00 00 00 00 00 a0 00 b0 00 b8
|
||||
00 c0 00 0e 47 41 31 30 42 20 56 47 41 20 42 49
|
||||
4f 53 0d 0a 00 00 00 00 00 00 00 00 00 00 00 00
|
||||
00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
|
||||
00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
|
||||
00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
|
||||
00 00 00 00 00 56 65 72 73 69 6f 6e 20 39 34 2e
|
||||
30 42 2e 30 30 2e 30 30 2e 32 30 20 0d 0a 00 43
|
||||
6f 70 79 72 69 67 68 74 20 28 43 29 20 31 39 39
|
||||
36 2d 32 30 32 31 20 4e 56 49 44 49 41 20 43 6f
|
||||
72 70 2e 0d 0a 00 00 00 ff ff 00 00 00 00 ff ff
|
||||
47 50 55 20 42 6f 61 72 64 00 00 00 00 00 00 00
|
||||
00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
|
||||
00 00 00 43 68 69 70 20 52 65 76 20 20 20 00 00
|
||||
00 00 00 00 00 00 00 ba 91 98 96 91 9a 9a 8d 96
|
||||
91 98 df ad 9a 93 9a 9e 8c 9a df d2 df b1 90 8b
|
||||
df b9 90 8d df af 8d 90 9b 8a 9c 8b 96 90 91 df
|
||||
aa 8c 9a f2 f5 ff 00 00 00 00 00 00 00 00 00 00
|
||||
50 43 49 52 de 10 94 22 00 00 18 00 00 00 00 03
|
||||
16 00 01 00 00 80 00 00 2e 8b c0 2e 8b c0 8b c0
|
||||
4e 50 44 45 01 01 14 00 16 00 00 01 00 00 00 00
|
||||
00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
|
||||
ff b8 42 49 54 00 00 01 0c 06 12 45 32 01 04 00
|
||||
38 02 42 02 25 00 44 02 43 02 2c 00 69 02 44 01
|
||||
04 00 95 02 49 01 24 00 99 02 4d 02 29 00 bd 02
|
||||
4e 00 00 00 00 00 50 02 e8 00 e6 02 53 02 18 00
|
||||
ce 03 54 01 02 00 e6 03 55 01 05 00 ec 03 56 01
|
||||
06 00 f1 03 78 01 08 00 f7 03 64 01 02 00 ff 03
|
||||
70 02 04 00 01 04 75 01 11 00 05 04 69 02 6e 00
|
||||
18 04 45 01 04 00 e8 03 00 00 86 04 86 04 fe 20
|
||||
00 21 f0 2a 00 00 00 00 00 00 00 00 00 00 00 00
|
||||
00 00 00 00 00 00 0b 94 20 00 00 00 00 00 a8 07
|
||||
00 00 00 00 00 00 00 00 02 00 5c 5c 28 02 00 00
|
||||
3c 02 04 00 10 00 00 00 00 f5 0e 00 00 00 00 00
|
||||
00 35 44 00 00 c7 2d 00 00 00 00 00 00 00 00 00
|
||||
00 00 00 00 00 72 30 00 00 e1 44 00 00 1f 45 00
|
||||
00 46 45 00 00 00 00 00 00 da 04 00 00 00 00 de
|
||||
04 00 00 4a 08 de 04 26 2a 4a 08 28 2a 86 04 ef
|
||||
09 14 21 d4 09 d7 20 28 2a 90 00 ab 21 01 4c 08
|
||||
3a 09 f0 43 00 00 fa 43 00 00 03 10 00 00 00 21
|
||||
00 00 0c 21 00 00 50 4a 00 00 00 00 00 00 00 00
|
||||
00 00 00 00 00 00 d5 33 00 00 bb 36 00 00 00 00
|
||||
00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
|
||||
00 00 00 00 00 00 af 3c 00 00 00 00 00 00 e9 3c
|
||||
00 00 0e 43 00 00 00 00 00 00 00 00 00 00 df 33
|
||||
00 00 2e 3d 00 00 9c 43 00 00 ad 36 00 00 00 00
|
||||
00 00 00 00 00 00 be 43 00 00 00 00 00 00 00 00
|
||||
00 00 00 00 00 00 00 00 00 00 00 00 00 00 45 0b
|
||||
00 00 c1 0a 00 00 5b 0b 00 00 11 3c 00 00 17 3c
|
||||
00 00 1c 3c 00 00 20 3c 00 00 2a 3c 00 00 31 3c
|
||||
00 00 3f 3c 00 00 81 3c 00 00 00 00 00 00 00 00
|
||||
00 00 92 3c 00 00 ec 45 00 00 92 47 00 00 07 48
|
||||
00 00 8d 49 00 00 7c 4b 00 00 b8 4b 00 00 e2 49
|
||||
00 00 98 3c 00 00 79 3c 00 00 00 00 00 00 00 00
|
||||
00 00 00 00 00 00 e8 4d 00 00 9c 3c 00 00 a5 3c
|
||||
00 00 00 00 00 00 00 00 00 00 00 00 00 00 64 00
|
||||
50 b5 00 19 cf 00 28 75 0e 14 89 0e 23 00 01 23
|
||||
23 01 14 ac 0e 28 18 11 00 00 00 00 d4 0e 01 00
|
||||
00 f1 0d c3 0c 00 00 00 00 01 01 00 00 00 00 f4
|
||||
1c 2d 4e 00 00 00 00 00 00 00 00 00 00 00 00 00
|
||||
00 00 92 2d 00 00 00 00 00 00 0b 94 20 00 00 20
|
||||
92 d2 01 58 03 00 00 31 30 2f 32 36 2f 32 31 00
|
||||
00 00 00 00 00 00 00 00 00 00 00 21 01 10 00 00
|
||||
00 80 01 00 00 00 00 00 30 30 30 30 30 30 30 30
|
||||
30 30 30 30 00 00 00 00 00 00 00 00 03 42 00 00
|
||||
b9 78 8f 47 ad 04 4f 3d bf 01 4c 10 55 04 be ee
|
||||
54 33 00 00 00 00 00 00 c5 4c 00 00 00 00 00 00
|
||||
00 00 93 4e 00 00 01 00 10 00 bf 09 30 00 02 00
|
||||
94 22 00 00 00 00 01 00 44 00 6b 09 00 00 86 04
|
||||
00 00 3a 09 00 00 de 04 00 00 00 00 00 00 4a 08
|
||||
00 00 5c 08 00 00 45 0b 00 00 c1 0a 00 00 5b 0b
|
||||
00 00 71 0b 00 00 f1 0d 00 00 c3 0c 00 00 00 00
|
||||
00 00 00 00 00 00 00 00 00 00 3c 21 00 00 30 c0
|
||||
61 40 00 00 00 10 00 00 00 00 08 23 61 00 80 00
|
||||
00 00 80 00 00 00 88 23 61 00 80 00 00 00 80 00
|
||||
00 00 08 24 61 00 80 00 00 00 80 00 00 00 88 24
|
||||
61 00 80 00 00 00 80 00 00 00 08 25 61 00 80 00
|
||||
00 00 80 00 00 00 88 25 61 00 80 00 00 00 80 00
|
||||
00 00 08 26 61 00 80 00 00 00 80 00 00 00 00 2a
|
||||
13 00 00 00 04 00 00 00 04 00 00 2a 13 00 00 00
|
||||
01 00 00 00 01 00 00 6e 13 00 00 00 04 00 00 00
|
||||
04 00 00 6e 13 00 00 00 01 00 00 00 01 00 4c 00
|
||||
12 00 3f 00 00 00 00 00 00 00 0c 24 02 00 01 00
|
||||
00 00 00 00 00 00 e4 05 02 00 7c 00 00 00 00 00
|
||||
00 00 e4 05 02 00 7c 00 00 00 18 00 00 00 e4 05
|
||||
02 00 7c 00 00 00 0c 00 00 00 e4 05 02 00 7c 00
|
||||
00 00 04 00 00 00 e4 05 02 00 7c 00 00 00 08 00
|
||||
00 00 e4 05 02 00 7c 00 00 00 14 00 00 00 20 0e
|
||||
9a 00 00 00 02 00 00 00 02 00 00 0e 9a 00 00 00
|
||||
02 00 00 00 02 00 00 0e 9a 00 01 00 00 00 01 00
|
||||
00 00 34 c0 61 40 00 00 00 80 00 00 00 00 00 0c
|
||||
82 00 ff ff ff ff 00 00 00 00 00 0c 82 00 01 00
|
||||
00 00 00 00 00 00 00 0c 82 00 02 00 00 00 00 00
|
||||
00 00 00 0c 82 00 04 00 00 00 00 00 00 00 00 0c
|
||||
82 00 08 00 00 00 00 00 00 00 00 0c 82 00 10 00
|
||||
00 00 00 00 00 00 00 0c 82 00 20 00 00 00 00 00
|
||||
00 00 90 02 82 00 01 00 00 00 00 00 00 00 88 02
|
||||
82 00 ff 00 00 00 00 00 00 00 c0 04 82 00 07 00
|
||||
00 00 00 00 00 00 00 0a 00 00 00 00 f0 1f 00 00
|
||||
00 00 88 80 08 00 00 00 0f 00 00 00 01 00 40 c0
|
||||
08 00 00 00 0c 00 00 00 0c 00 40 c0 08 00 1f 00
|
||||
00 00 00 00 00 00 00 0a 00 00 00 00 f0 1f 00 00
|
||||
00 00 74 09 9a 00 0f 00 00 00 00 00 00 00 e8 73
|
||||
13 00 01 00 00 00 01 00 00 00 0c 06 9a 00 40 00
|
||||
00 00 40 00 00 00 64 00 12 00 40 00 00 00 40 00
|
||||
00 00 04 14 00 00 04 00 00 00 00 00 00 00 04 14
|
||||
00 00 08 00 00 00 08 00 00 00 14 38 82 00 00 00
|
||||
01 00 00 00 01 00 00 0a 00 00 00 00 f0 1f 00 00
|
||||
00 00 0c 14 00 00 01 00 00 00 01 00 00 00 0c 14
|
||||
00 00 02 00 00 00 01 00 00 00 88 54 62 00 00 00
|
||||
01 00 00 00 00 00 88 54 62 00 00 00 02 00 00 00
|
||||
00 00 88 54 62 00 00 00 04 00 00 00 00 00 9c 8b
|
||||
11 00 00 00 00 80 00 00 00 00 14 0c 82 00 01 00
|
||||
00 00 00 00 00 00 14 0c 82 00 02 00 00 00 00 00
|
||||
00 00 14 0c 82 00 04 00 00 00 00 00 00 00 14 0c
|
||||
82 00 08 00 00 00 00 00 00 00 14 0c 82 00 10 00
|
||||
00 00 00 00 00 00 14 0c 82 00 20 00 00 00 00 00
|
||||
00 00 9c 8b 11 00 00 00 00 80 00 00 00 00 10 01
|
||||
82 00 01 00 00 00 00 00 00 00 d4 06 82 00 ff 03
|
||||
00 00 00 00 00 00 14 0c 82 00 3f 00 00 00 01 00
|
||||
00 00 00 14 00 00 02 00 00 00 00 00 00 00 44 c1
|
||||
61 60 01 00 00 00 01 00 00 00 20 87 08 00 04 00
|
||||
00 00 00 00 00 00 40 00 82 00 01 00 00 00 00 00
|
||||
00 00 54 9b 41 00 ff 00 00 00 00 00 00 00 68 9b
|
||||
41 00 03 00 00 00 00 00 00 00 40 80 11 00 02 00
|
||||
00 00 00 00 00 00 04 0c 82 00 01 00 00 00 00 00
|
||||
00 00 04 14 00 00 00 04 00 00 00 00 00 00 34 04
|
||||
82 00 01 00 00 00 00 00 00 00 4c 08 00 01 02 03
|
||||
04 05 06 07 00 01 02 03 04 05 06 07 41 06 24 06
|
||||
00 00 00 07 00 02 bf 00 01 51 00 04 bf 00 02 5e
|
||||
00 01 bf 00 03 52 00 03 bf 00 84 19 00 00 4f 00
|
||||
85 7b 59 98 4f 00 06 ff 00 00 4f 00 07 ff 00 00
|
||||
ef 00 08 ff 00 00 ef 00 09 ff 00 00 ef 00 0a ff
|
||||
00 00 ef 00 0b ff 00 00 ef 00 0c ff 00 00 ef 00
|
||||
0d ff 00 00 ef 00 0e ff 00 00 ef 00 0f ff 00 00
|
||||
ef 00 10 42 50 11 e4 00 11 41 42 0b e2 00 12 40
|
||||
41 0a e1 00 13 70 51 12 e5 00 14 ff 00 00 ef 00
|
||||
15 ff 00 00 ef 00 16 ff 00 00 ef 00 17 ff 00 00
|
||||
ef 00 18 ff 00 00 ef 00 19 ff 00 00 ef 00 1a ff
|
||||
00 00 ef 00 1b ff 00 00 ef 00 1c ff 00 00 ef 00
|
||||
1d ff 00 00 ef 00 1e ff 00 00 ef 00 1f ff 00 00
|
||||
ef 00 00 ff 00 00 0f 00 00 ff 00 00 0f 00 00 ff
|
||||
00 00 0f 00 00 ff 00 00 0f 00 10 07 16 10 00 a1
|
||||
0a 01 f0 10 03 00 00 00 00 ff ff ff 00 ff ff 00
|
||||
10 00 00 00 00 00 00 1f 01 00 00 00 00 00 00 ff
|
||||
ff ff 00 ff ff 00 10 00 00 00 00 00 00 2f 02 00
|
||||
00 00 00 00 00 ff ff ff 00 ff ff 00 10 00 00 00
|
||||
00 00 00 3f 03 00 00 00 00 00 00 ff ff ff 00 ff
|
||||
ff 00 10 00 00 00 00 00 00 4f 04 00 00 00 00 00
|
||||
00 ff ff ff 00 ff ff 00 10 00 00 00 00 00 00 5f
|
||||
05 00 00 00 00 00 00 ff ff ff 00 ff ff 00 10 00
|
||||
00 00 00 00 00 6f 06 00 00 00 00 00 00 ff ff ff
|
||||
00 ff ff 00 10 00 00 00 00 00 00 7f 07 00 00 00
|
||||
00 00 00 ff ff ff 00 ff ff 00 10 00 00 00 00 00
|
||||
00 8f 00 00 00 00 00 00 00 ff ff ff 00 ff ff 00
|
||||
10 00 00 00 00 00 00 9f 01 00 00 00 00 00 00 ff
|
||||
ff ff 00 ff ff 00 10 00 00 00 00 00 00 af 02 00
|
||||
00 00 00 00 00 ff ff ff 00 ff ff 00 10 00 00 00
|
||||
00 00 00 bf 03 00 00 00 00 00 00 ff ff ff 00 ff
|
||||
ff 00 10 00 00 00 00 00 00 cf 04 00 00 00 00 00
|
||||
00 ff ff ff 00 ff ff 00 10 00 00 00 00 00 00 df
|
||||
05 00 00 00 00 00 00 ff ff ff 00 ff ff 00 10 00
|
||||
00 00 00 00 00 ef 06 00 00 00 00 00 00 ff ff ff
|
||||
00 ff ff 00 10 00 00 00 00 00 00 ff 07 00 00 00
|
||||
00 00 00 ff ff ff 00 ff ff 00 10 00 00 00 00 00
|
||||
00 00 01 02 03 04 05 06 07 08 09 0a 0b 0c 0d 0e
|
||||
0f 10 11 12 13 14 15 16 17 18 19 1a 1b 1c 1d 1e
|
||||
1f 10 04 20 04 00 00 80 00 b8 4c 0a ff e0 93 04
|
||||
00 20 d6 13 00 e0 93 04 01 20 d6 13 00 ff 00 00
|
||||
00 00 00 00 00 00 00 00 00 00 00 00 ff 00 00 00
|
||||
00 00 00 00 00 00 00 00 01 00 00 00 00 ff 00 00
|
||||
00 00 00 00 00 00 00 00 00 00 00 00 ff 00 00 00
|
||||
00 00 00 00 00 00 00 00 01 00 00 00 00 ff 00 00
|
||||
00 00 00 00 00 00 00 00 00 00 00 00 ff 00 00 00
|
||||
00 00 00 00 00 00 00 00 01 00 00 00 00 ff 00 00
|
||||
00 00 00 00 00 20 05 11 01 00 00 35 0c 00 ff ff
|
||||
ff ff ff ff ff ff ff 00 00 00 00 10 05 11 01 00
|
||||
00 00 00 ff ff 00 00 00 00 00 00 00 00 00 00 00
|
||||
00 30 08 10 01 14 01 15 0e 00 00 00 00 00 00 00
|
||||
00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
|
||||
00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
|
||||
00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
|
||||
00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
|
||||
00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
|
||||
00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
|
||||
00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
|
||||
00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
|
||||
00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
|
||||
00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
|
||||
00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
|
||||
00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
|
||||
00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
|
||||
00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
|
||||
00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
|
||||
00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
|
||||
00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
|
||||
00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
|
||||
00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
|
||||
00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
|
||||
00 00 00 10 0d 17 34 b0 8f 11 00 00 00 00 00 00
|
||||
00 00 00 34 a8 04 82 00 00 00 00 00 00 00 00 00
|
||||
34 a0 04 82 00 00 00 00 00 00 00 00 00 34 d4 02
|
||||
82 00 00 00 00 00 00 00 00 00 34 a4 04 82 00 00
|
||||
00 00 00 00 00 00 00 34 7c 14 00 00 00 00 00 00
|
||||
00 00 00 00 34 08 0e 82 00 00 00 00 00 00 00 00
|
||||
00 34 0c 0e 82 00 00 00 00 00 00 00 00 00 34 a8
|
||||
83 11 00 00 00 00 00 00 00 00 00 34 78 01 82 00
|
||||
00 00 00 00 00 00 00 00 34 78 01 82 00 00 00 00
|
||||
00 00 00 00 00 34 ac 04 82 00 00 00 00 00 00 00
|
||||
00 00 34 94 10 82 00 00 00 00 00 00 00 00 00 34
|
||||
88 10 82 00 00 00 00 00 00 00 00 00 34 8c 10 82
|
||||
00 00 00 00 00 00 00 00 00 34 90 10 82 00 00 00
|
||||
00 00 00 00 00 00 34 ac 83 11 00 00 00 00 00 00
|
||||
00 00 00 34 78 01 82 00 00 00 00 00 00 00 00 00
|
||||
34 d4 02 82 00 00 00 00 00 00 00 00 00 34 78 05
|
||||
82 00 00 00 00 00 00 00 00 00 34 b0 04 82 00 00
|
||||
00 00 00 00 00 00 00 34 78 01 82 00 00 00 00 00
|
||||
00 00 00 00 34 7c 07 82 00 00 00 00 00 00 00 00
|
||||
00 10 03 1b 05 80 00 07 60 05 08 40 08 09 60 0d
|
||||
0a 40 10 0d f0 17 0c e0 15 0e 60 18 0f 40 1c 10
|
||||
e0 23 15 80 24 16 26 29 17 60 2d 18 40 30 19 60
|
||||
35 1a 60 39 1b 60 3d 1d e0 43 1e a5 44 1f 60 49
|
||||
20 60 4d 21 60 51 22 fc 47 23 a0 58 24 66 59 25
|
||||
2c 5a 26 f2 5a ff 7d f4 ed 1f 18 7c a3 82 dc b6
|
||||
81 88 d5 6f da 00 00 00 00 00 00 00 00 00 00 00
|
||||
00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
|
||||
00 00 00 00 00 4e 56 49 44 49 41 00 00 00 00 00
|
||||
00 00 00 00 00 00 00 00 00 4e 56 49 44 49 41 20
|
||||
43 6f 72 70 6f 72 61 74 69 6f 6e 00 00 00 00 00
|
||||
00 00 00 00 00 00 00 00 00 00 00 00 42 49 4f 53
|
||||
20 43 65 72 74 69 66 69 63 61 74 65 20 43 68 65
|
||||
63 6b 20 46 61 69 6c 65 64 21 21 21 0d 0a 00 00
|
||||
00 00 00 00 22 05 02 0e 0c 00 00 00 00 00 00 00
|
||||
00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
|
||||
00 00 00 00 00 50 04 13 0e 07 95 01 95 01 d0 07
|
||||
a0 0f 1b 00 1b 00 0f 0f 32 ff 01 3f 08 95 01 95
|
||||
01 d0 07 a0 0f 1b 00 1b 00 0f 0f 32 ff 01 3f 0b
|
||||
95 01 95 01 d0 07 a0 0f 1b 00 1b 00 0f 0f 32 ff
|
||||
01 3f 04 e1 00 13 01 94 11 28 23 e1 00 13 01 01
|
||||
01 14 ff 01 02 0c 1b 00 1b 00 40 06 80 0c 1b 00
|
||||
1b 00 01 01 28 ff 01 3f 41 1b 00 1b 00 40 06 8c
|
||||
0a 1b 00 28 00 01 ff 28 ff 03 3f 42 1b 00 1b 00
|
||||
40 06 8c 0a 1b 00 28 00 01 ff 28 ff 03 3f 80 1b
|
||||
00 1b 00 20 03 54 06 1b 00 1b 00 01 01 14 ff 01
|
||||
3f 81 1b 00 1b 00 20 03 54 06 1b 00 1b 00 01 01
|
||||
14 ff 01 3f 82 1b 00 1b 00 20 03 54 06 1b 00 1b
|
||||
00 01 01 14 ff 01 3f 83 1b 00 1b 00 20 03 54 06
|
||||
1b 00 1b 00 01 01 14 ff 01 3f 0d 1b 00 1b 00 20
|
||||
03 54 06 1b 00 1b 00 01 01 14 ff 01 3f 0e 1b 00
|
||||
1b 00 e8 03 d0 07 0d 00 1b 00 01 ff 28 ff 01 1f
|
||||
0f 95 01 95 01 d0 07 a0 0f 1b 00 1b 00 0f 0f 32
|
||||
ff 01 3f 10 04 02 06 00 00 00 07 00 07 00 07 00
|
||||
07 00 07 10 05 04 10 04 0f 0f 0f 0f 2f 2f 2f 2f
|
||||
1c 1c 1c 1c 0f 46 40 00 0f 0f 0f 0f 2f 2f 2f 2f
|
||||
1d 1d 1d 1d 0f 46 40 00 0f 0f 0f 0f 2f 2f 2f 2f
|
||||
1e 1e 1e 1e 0f 46 40 00 0f 0f 0f 0f 2f 2f 2f 2f
|
||||
1f 1f 1f 1f 0f 46 40 00 0f 0f 0f 0f 2d 2d 2d 2d
|
||||
19 19 19 19 0f 46 40 00 0f 0f 0f 0f 2c 2c 2c 2c
|
||||
1b 1b 1b 1b 0f 46 40 00 0f 0f 0f 0f 2b 2b 2b 2b
|
||||
1d 1d 1d 1d 0f 46 40 00 0f 0f 0f 0f 2a 2a 2a 2a
|
||||
1f 1f 1f 1f 0f 46 40 00 0e 0e 0e 0e 29 29 29 29
|
||||
18 18 18 18 0f 46 40 00 0e 0e 0e 0e 28 28 28 28
|
||||
1a 1a 1a 1a 0f 46 40 00 0e 0e 0e 0e 27 27 27 27
|
||||
1c 1c 1c 1c 0f 46 40 00 0e 0e 0e 0e 26 26 26 26
|
||||
1e 1e 1e 1e 0f 46 40 00 0f 0f 0f 0f 2d 2d 2d 2d
|
||||
19 19 19 19 0f 46 40 00 0f 0f 0f 0f 2c 2c 2c 2c
|
||||
1b 1b 1b 1b 0f 46 40 00 0f 0f 0f 0f 2b 2b 2b 2b
|
||||
1d 1d 1d 1d 0f 46 40 00 0f 0f 0f 0f 2a 2a 2a 2a
|
||||
1f 1f 1f 1f 0f 46 40 00 20 19 04 00 00 50 32 74
|
||||
40 e8 80 e4 57 01 04 04 06 76 19 00 00 13 10 00
|
||||
00 49 11 00 00 47 12 00 00 45 13 00 00 43 14 00
|
||||
00 41 15 00 00 3f 16 00 00 10 08 0e 05 00 2c 04
|
||||
04 d1 84 00 00 00 00 0a 05 00 06 00 00 00 00 00
|
||||
38 3d 3e 3f 3a 00 00 00 00 05 05 05 05 00 00 00
|
||||
00 00 00 00 00 88 58 24 00 00 00 00 00 75 40 00
|
||||
00 00 00 0a 05 00 06 00 00 00 00 00 38 3d 3e 3f
|
||||
3a 3f 3f 3f 3f 05 05 05 05 0a 0a 0a 0a 00 00 00
|
||||
00 88 58 24 00 00 00 00 00 65 19 00 00 00 00 0a
|
||||
05 00 06 00 00 00 00 00 48 3a 3a 3a 3a 3a 3a 3a
|
||||
3a 00 00 00 00 00 00 00 00 00 00 00 00 f8 5a 24
|
||||
00 00 00 00 00 00 00 00 00 00 00 0a 0a 00 06 00
|
||||
00 00 00 00 58 3a 3a 3a 3a 3a 3a 3a 3a 00 00 00
|
||||
00 00 00 00 00 00 00 00 00 f8 5a 24 00 00 00 00
|
||||
00 03 00 00 01 0a 05 0f 46 40 00 00 03 00 44 06
|
||||
00 00 01 0a 08 0f 46 40 00 00 03 00 44 08 00 00
|
||||
01 0a 05 0f 46 40 00 00 03 00 44 0a 00 00 01 0a
|
||||
05 0f 46 40 00 00 03 00 44 0c 00 00 01 0a 08 0f
|
||||
46 40 00 00 03 00 44 10 08 0e 05 00 2c 04 04 d1
|
||||
84 00 00 00 00 0a 05 00 06 00 00 00 00 00 38 3d
|
||||
3e 3f 3a 00 00 00 00 05 05 05 05 00 00 00 00 00
|
||||
00 00 00 88 58 24 00 00 00 00 00 75 40 00 00 00
|
||||
00 0a 05 00 06 00 00 00 00 00 38 3d 3e 3f 3a 00
|
||||
00 00 00 05 05 05 05 00 00 00 00 00 00 00 00 88
|
||||
58 24 00 00 00 00 00 65 19 00 00 00 00 0a 05 00
|
||||
06 00 00 00 00 00 48 3a 3a 3a 3a 00 00 00 00 00
|
||||
00 00 00 00 00 00 00 00 00 00 00 f8 5a 24 00 00
|
||||
00 00 00 00 00 00 00 00 00 0a 0a 00 06 00 00 00
|
||||
00 00 58 3a 3a 3a 3a 00 00 00 00 00 00 00 00 00
|
||||
00 00 00 00 00 00 00 f8 5a 24 00 00 00 00 00 0c
|
||||
00 00 01 0a 05 0f 46 40 00 00 03 00 44 0d 00 00
|
||||
01 0a 08 0f 46 40 00 00 03 00 44 0e 00 00 01 0a
|
||||
05 0f 46 40 00 00 03 00 44 0f 01 00 01 0a 05 0f
|
||||
46 40 00 00 03 00 44 10 01 00 01 0a 08 0f 46 40
|
||||
00 00 03 00 44 10 08 0e 05 00 2c 04 04 d1 84 00
|
||||
00 00 00 0a 05 00 06 00 00 00 00 00 38 3d 3e 3f
|
||||
3a 00 00 00 00 05 05 05 05 00 00 00 00 00 00 00
|
||||
00 88 58 24 00 00 00 00 00 75 40 00 00 00 00 0a
|
||||
05 00 06 00 00 00 00 00 38 3d 3e 3f 3a 3f 3f 3f
|
||||
3f 05 05 05 05 05 05 05 05 00 00 00 00 88 58 24
|
||||
00 00 00 00 00 65 19 00 00 00 00 0a 05 00 06 00
|
||||
00 00 00 00 48 3a 3a 3a 3a 3a 3a 3a 3a 00 00 00
|
||||
00 00 00 00 00 00 00 00 00 f8 5a 24 00 00 00 00
|
||||
00 00 00 00 00 00 00 0a 0a 00 06 00 00 00 00 00
|
||||
58 3a 3a 3a 3a 3a 3a 3a 3a 00 00 00 00 00 00 00
|
||||
00 00 00 00 00 f8 5a 24 00 00 00 00 00 0c 01 00
|
||||
01 0a 05 0f 46 40 00 00 03 00 44 0d 01 00 01 0a
|
||||
08 0f 46 40 00 00 03 00 44 0e 02 00 01 0a 05 0f
|
||||
46 40 00 00 03 00 44 0f 02 00 01 0a 05 0f 46 40
|
||||
00 00 03 00 44 10 02 00 01 0a 08 0f 46 40 00 00
|
||||
03 00 44 10 08 0e 05 00 2c 04 04 d1 84 00 00 00
|
||||
00 0a 05 00 06 00 00 00 00 00 38 3d 3e 3f 3a 00
|
||||
00 00 00 05 05 05 05 00 00 00 00 00 00 00 00 88
|
||||
58 24 00 00 00 00 00 75 40 00 00 00 00 0a 05 00
|
||||
06 00 00 00 00 00 38 3d 3e 3f 3a 00 00 00 00 05
|
||||
05 05 05 00 00 00 00 00 00 00 00 88 58 24 00 00
|
||||
00 00 00 65 19 00 00 00 00 0a 05 00 06 00 00 00
|
||||
00 00 48 3a 3a 3a 3a 00 00 00 00 00 00 00 00 00
|
||||
00 00 00 00 00 00 00 f8 5a 24 00 00 00 00 00 00
|
||||
00 00 00 00 00 0a 0a 00 06 00 00 00 00 00 58 3a
|
||||
3a 3a 3a 00 00 00 00 00 00 00 00 00 00 00 00 00
|
||||
00 00 00 f8 5a 24 00 00 00 00 00 0c 00 00 01 0a
|
||||
05 0f 46 40 00 00 03 00 44 0d 00 00 01 0a 08 0f
|
||||
46 40 00 00 03 00 44 0e 00 00 01 0a 05 0f 46 40
|
||||
00 00 03 00 44 0f 01 00 01 0a 05 0f 46 40 00 00
|
||||
03 00 44 10 01 00 01 0a 08 0f 46 40 00 00 03 00
|
||||
44 10 08 0e 05 00 2c 04 04 d1 84 00 00 00 00 0a
|
||||
05 00 06 00 00 00 00 00 38 3d 3e 3f 3a 00 00 00
|
||||
00 05 05 05 05 00 00 00 00 00 00 00 00 88 58 24
|
||||
00 00 00 00 00 75 40 00 00 00 00 0a 05 00 06 00
|
||||
00 00 00 00 38 3d 3e 3f 3a 3f 3f 3f 3f 05 05 05
|
||||
05 08 08 08 08 00 00 00 00 88 58 24 00 00 00 00
|
||||
00 65 19 00 00 00 00 0a 05 00 06 00 00 00 00 00
|
||||
48 3a 3a 3a 3a 3a 3a 3a 3a 00 00 00 00 00 00 00
|
||||
00 00 00 00 00 f8 5a 24 00 00 00 00 00 00 00 00
|
||||
00 00 00 0a 0a 00 06 00 00 00 00 00 58 3a 3a 3a
|
||||
3a 3a 3a 3a 3a 00 00 00 00 00 00 00 00 00 00 00
|
||||
00 f8 5a 24 00 00 00 00 00 0c 01 00 01 0a 05 0f
|
||||
46 40 00 00 03 00 44 0d 01 00 01 0a 08 0f 46 40
|
||||
00 00 03 00 44 0e 02 00 01 0a 05 0f 46 40 00 00
|
||||
03 00 44 0f 02 00 01 0a 05 0f 46 40 00 00 03 00
|
||||
44 10 02 00 01 0a 08 0f 46 40 00 00 03 00 44 10
|
||||
08 0e 05 00 2c 04 04 d1 84 00 00 00 00 0a 05 00
|
||||
06 00 00 00 00 00 38 3d 3e 3f 3a 00 00 00 00 05
|
||||
05 05 05 00 00 00 00 00 00 00 00 88 58 24 00 00
|
||||
00 00 00 75 40 00 00 00 00 0a 05 00 06 00 00 00
|
||||
00 00 38 3d 3e 3f 3a 00 00 00 00 05 05 05 05 00
|
||||
00 00 00 00 00 00 00 88 58 24 00 00 00 00 00 65
|
||||
19 00 00 00 00 0a 05 00 06 00 00 00 00 00 48 3a
|
||||
3a 3a 3a 00 00 00 00 00 00 00 00 00 00 00 00 00
|
||||
00 00 00 f8 5a 24 00 00 00 00 00 00 00 00 00 00
|
||||
00 0a 0a 00 06 00 00 00 00 00 58 3a 3a 3a 3a 00
|
||||
00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 f8
|
||||
5a 24 00 00 00 00 00 0c 00 00 01 0a 05 0f 46 40
|
||||
00 00 03 00 44 0d 00 00 01 0a 08 0f 46 40 00 00
|
||||
03 00 44 0e 00 00 01 0a 05 0f 46 40 00 00 03 00
|
||||
44 0f 01 00 01 0a 05 0f 46 40 00 00 03 00 44 10
|
||||
01 00 01 0a 08 0f 46 40 00 00 03 00 44 7a 14 c0
|
||||
61 40 01 00 c2 0d 74 05 00 6e 14 c0 61 40 ff ff
|
||||
bf ff 00 00 00 00 6e e4 c5 61 40 fe ff ff ff 00
|
||||
00 00 00 71 5b f5 19 71 5b 6f 17 5b 74 17 71 56
|
||||
00 ff 72 71 6e 0c c1 61 40 fe ff ff ff 00 00 00
|
||||
00 6e 40 65 61 80 fe ff ff ff 00 00 00 00 71 6e
|
||||
00 23 61 40 ff ff 80 fc 00 00 23 00 71 6e 00 23
|
||||
61 40 ff ff 80 fc 00 00 27 00 71 6e 00 23 61 40
|
||||
ff ff 80 fc 00 00 2b 00 71 6e 00 23 61 40 ff ff
|
||||
80 fc 00 00 2f 00 71 41 23 10 08 6a 18 cb bd dc
|
||||
4e 5c 08 00 00 00 00 00 00 ac 18 31 19 c1 00 00
|
||||
00 00 00 00 00 00 00 00 00 00 06 03 80 01 10 00
|
||||
60 04 02 03 80 01 10 00 02 04 2e 23 02 01 10 00
|
||||
02 00 2f 32 03 02 10 00 02 00 fe 40 04 00 00 00
|
||||
00 00 0f 00 00 00 00 00 00 00 0f 00 00 00 00 00
|
||||
00 00 0f 00 00 00 00 00 00 00 0f 00 00 00 00 00
|
||||
00 00 0f 00 00 00 00 00 00 00 0f 00 00 00 00 00
|
||||
00 00 0f 00 00 00 00 00 00 00 0f 00 00 00 00 00
|
||||
00 00 0f 00 00 00 00 00 00 00 0f 00 00 00 00 00
|
||||
00 00 0f 00 00 00 00 00 00 00 41 06 0f 04 02 0f
|
||||
06 00 00 10 ff 03 00 80 ff 03 00 80 ff 03 00 10
|
||||
ff 03 00 10 ff 03 00 10 ff 03 00 10 ff 03 00 10
|
||||
ff 03 00 10 ff 03 00 10 ff 03 00 00 ff 03 00 00
|
||||
ff 03 00 00 ff 03 00 00 ff 03 00 00 40 05 20 04
|
||||
01 ff 00 00 00 ff 00 00 00 ff 00 00 00 ff 00 00
|
||||
00 ff 00 00 00 ff 00 00 00 ff 00 00 00 ff 00 00
|
||||
00 ff 00 00 00 ff 00 00 00 ff 00 00 00 ff 00 00
|
||||
00 ff 00 00 00 ff 00 00 00 ff 00 00 00 ff 00 00
|
||||
00 ff 00 00 00 ff 00 00 00 ff 00 00 00 ff 00 00
|
||||
00 ff 00 00 00 ff 00 00 00 ff 00 00 00 ff 00 00
|
||||
00 ff 00 00 00 ff 00 00 00 ff 00 00 00 ff 00 00
|
||||
00 ff 00 00 00 ff 00 00 00 ff 00 00 00 ff 00 00
|
||||
00 40 05 10 04 00 46 10 00 00 ff 01 00 00 ff 02
|
||||
00 00 ff 03 00 00 ff 04 00 00 ff 00 00 00 ff 00
|
||||
00 00 ff 00 00 00 ff 00 00 00 ff 00 00 00 ff 00
|
||||
00 00 ff 00 00 00 ff 00 00 00 ff 00 00 00 ff 00
|
||||
00 00 ff 00 00 00 10 05 40 01 00 00 00 0b 03 00
|
||||
00 0a 02 00 00 08 02 00 20 04 02 00 80 00 00 00
|
||||
80 00 00 00 80 00 00 00 80 00 00 00 20 00 00 00
|
||||
20 00 03 00 00 0c 03 00 00 0a 03 00 80 0b 03 00
|
||||
80 0b 03 00 80 0b 03 00 80 0b 03 71 71 6e 14 c0
|
||||
61 40 ff ff 3f fa 00 00 c0 01 74 05 00 6e 14 c0
|
||||
61 40 f7 ff ff ff 08 00 00 00 6e b8 c1 61 40 ff
|
||||
ff 3f 81 00 03 00 08 6e 00 23 61 40 ff ff 83 fc
|
||||
00 00 00 00 71 58 40 c0 61 40 10 00 00 0a 1d 00
|
||||
00 0a 04 00 00 08 04 00 20 04 04 00 80 00 00 00
|
||||
80 00 00 00 80 00 00 00 80 00 00 00 20 00 00 00
|
||||
20 00 1d 00 00 0c 1d 00 00 0a 1d 00 80 0a 1d 00
|
||||
80 0a 1d 00 80 0a 1d 00 80 0a 1d 71 6e 00 23 61
|
||||
40 ff ff fc fc 00 00 02 03 71 7a 14 c0 61 40 14
|
||||
00 c2 0d 74 05 00 6e 14 c0 61 40 ff ff bf ff 00
|
||||
00 00 00 74 14 00 71 6e 14 c0 61 40 ff ff ff f2
|
||||
00 00 00 00 74 0a 00 6e 00 23 61 40 ff ff fc ff
|
||||
00 00 01 00 6e 0c c1 61 60 ff bf ff ff 00 40 00
|
||||
00 6e 14 c0 61 40 ff ff 7f ff 00 00 00 00 6e 30
|
||||
c1 61 60 f0 ff ff ff 0f 00 00 00 6e 34 c0 61 40
|
||||
ff ff ee 7f 00 00 00 80 56 17 ff 6e 0c c1 61 60
|
||||
fc ff ff ff 01 00 00 00 6e 30 c1 61 60 0f ff ff
|
||||
ff f0 00 00 00 74 0a 00 6e 30 c1 61 60 0f ff ff
|
||||
ff 00 00 00 00 6e 10 c1 61 40 e0 e0 e0 e0 00 00
|
||||
00 00 6e 2c c1 61 40 e0 e0 e0 e0 00 00 00 00 3a
|
||||
05 15 6e 40 c1 61 60 fd ff ff ff 02 00 00 00 98
|
||||
0a 01 00 00 01 fe 01 71 98 02 01 00 00 01 d0 00
|
||||
6e 10 c1 61 40 e0 e0 e0 e0 10 10 10 10 6e 2c c1
|
||||
61 40 e0 e0 e0 e0 10 10 10 10 71 5f 0c c1 61 60
|
||||
00 01 40 ff 40 00 00 00 00 40 65 61 80 fe bf 00
|
||||
bf 3a 00 03 5b 59 1b 72 71 3a 07 01 38 6e 40 c1
|
||||
61 60 fe ff ff ff 01 00 00 00 72 5b ad 1c 52 e8
|
||||
df 00 71 71 6e 0c c1 61 60 fe ff 00 ff 00 00 00
|
||||
00 6e 30 c1 61 40 f0 ff ff ff 00 00 00 00 6e b0
|
||||
c1 61 40 f0 ff ff ff 00 00 00 00 6e 34 c0 61 40
|
||||
ff ff ee 7f 00 00 11 80 56 17 ff 6e 14 c0 61 40
|
||||
ff ff 7f ff 00 00 80 00 6e 00 23 61 40 ff ff fc
|
||||
ff 00 00 02 00 74 05 00 6e 14 c0 61 40 ff ff ff
|
||||
f2 00 00 00 0d 74 05 00 6e 14 c0 61 40 ff ff bf
|
||||
ff 00 00 40 00 74 05 00 6e 14 c0 61 40 f7 ff ff
|
||||
ff 08 00 00 00 6e 0c c0 61 40 ff f0 f0 f0 00 03
|
||||
05 05 6e b8 c1 61 40 ff ff ff 81 00 03 00 08 6e
|
||||
00 23 61 40 ff ff 83 fc 00 00 00 00 6e 40 c1 61
|
||||
60 fe ff ff ff 00 00 00 00 71 6e 0c c1 61 60 fd
|
||||
ff ff ff 02 00 00 00 6e 30 c1 61 60 ff ff bf ff
|
||||
00 00 40 00 71 10 05 40 01 01 00 00 00 00 0a 10
|
||||
00 00 00 a0 40 00 00 80 40 00 00 80 40 00 00 80
|
||||
40 00 00 80 40 00 00 80 40 00 00 20 00 00 32 10
|
||||
80 00 0a 90 80 00 00 80 80 00 00 80 80 00 00 80
|
||||
80 00 00 80 80 00 00 80 80 00 71 71 6e 40 65 61
|
||||
80 fe ff ff ff 00 00 00 00 71 71 98 07 01 00 00
|
||||
01 ef 10 71 98 07 01 00 00 01 ef 00 71 58 40 c0
|
||||
61 40 10 00 00 00 00 32 10 00 00 00 a0 40 00 00
|
||||
80 40 00 00 80 40 00 00 80 40 00 00 80 40 00 00
|
||||
80 40 00 00 20 00 00 32 10 80 00 96 90 80 00 00
|
||||
80 80 00 00 80 80 00 00 80 80 00 00 80 80 00 00
|
||||
80 80 00 71 42 15 02 07 13 04 03 0a 04 28 23 28
|
||||
23 01 04 04 06 45 1c 00 00 00 00 00 00 00 00 00
|
||||
00 00 00 00 00 00 00 14 00 02 19 0a 03 1e 14 04
|
||||
2b 28 06 1e 00 03 25 0f 04 2f 21 06 28 00 04 32
|
||||
14 06 3c 00 06 14 00 02 19 0a 03 1e 14 04 2b 28
|
||||
06 1e 00 03 25 0f 04 2f 21 06 28 00 04 32 14 06
|
||||
3c 00 06 14 00 02 19 0a 03 1e 14 04 2b 28 06 1e
|
||||
00 03 25 0f 04 2f 21 06 28 00 04 32 14 06 3c 00
|
||||
06 0f 00 02 16 09 03 1d 0e 04 27 12 06 17 00 03
|
||||
21 09 04 27 0e 06 1f 00 04 27 09 06 27 00 06 a7
|
||||
1d 00 00 2f 1e 00 00 b7 1e 00 00 3f 1f 00 00 c7
|
||||
1f 00 00 4f 20 00 00 10 08 00 00 00 10 08 00 1e
|
||||
00 00 00 00 01 05 05 00 40 00 00 00 00 00 30 14
|
||||
00 00 00 00 01 05 05 00 40 00 00 00 00 00 30 10
|
||||
00 00 00 00 01 05 05 00 40 00 00 00 00 00 30 0c
|
||||
00 00 00 00 01 05 05 00 40 00 00 00 00 00 30 0a
|
||||
00 00 00 00 01 05 05 00 40 00 00 00 00 00 30 09
|
||||
00 00 00 00 01 05 05 00 40 00 00 00 00 00 30 08
|
||||
00 00 00 00 01 05 05 00 40 00 00 00 00 00 30 06
|
||||
00 00 00 00 01 05 05 00 40 00 00 00 00 00 30 10
|
||||
08 00 00 00 10 08 00 1e 00 00 00 00 00 05 05 00
|
||||
00 00 00 00 00 00 00 14 00 00 00 00 00 05 05 00
|
||||
00 00 00 00 00 00 00 10 00 00 00 00 03 00 01 00
|
||||
50 00 00 00 00 00 00 0c 00 00 00 00 03 00 01 00
|
||||
50 00 00 00 00 00 00 0a 00 00 00 00 00 05 05 00
|
||||
00 00 00 00 00 00 00 09 00 00 00 00 03 00 01 00
|
||||
40 00 00 00 00 00 00 08 00 00 00 00 03 00 01 00
|
||||
40 00 00 00 00 00 00 06 00 00 00 00 00 05 05 00
|
||||
00 00 00 00 00 00 00 10 08 00 00 00 10 08 00 1e
|
||||
00 00 00 00 00 05 05 00 00 00 00 00 00 00 00 14
|
||||
00 00 00 00 00 05 05 00 00 00 00 00 00 00 00 10
|
||||
00 00 00 00 03 00 01 00 50 00 00 00 00 00 00 0c
|
||||
00 00 00 00 03 00 01 00 50 00 00 00 00 00 00 0a
|
||||
00 00 00 00 00 05 05 00 00 00 00 00 00 00 00 09
|
||||
00 00 00 00 03 00 01 00 40 00 00 00 00 00 00 08
|
||||
00 00 00 00 03 00 01 00 40 00 00 00 00 00 00 06
|
||||
00 00 00 00 00 05 05 00 00 00 00 00 00 00 00 10
|
||||
08 00 00 00 10 08 00 1e 00 00 00 00 00 05 05 00
|
||||
00 00 00 00 00 00 00 14 00 00 00 00 00 05 05 00
|
||||
00 00 00 00 00 00 00 10 00 00 00 00 03 00 01 00
|
||||
50 00 00 00 00 00 00 0c 00 00 00 00 03 00 01 00
|
||||
50 00 00 00 00 00 00 0a 00 00 00 00 00 05 05 00
|
||||
00 00 00 00 00 00 00 09 00 00 00 00 03 00 01 00
|
||||
40 00 00 00 00 00 00 08 00 00 00 00 03 00 01 00
|
||||
40 00 00 00 00 00 00 06 00 00 00 00 00 05 05 00
|
||||
00 00 00 00 00 00 00 10 08 00 00 00 10 08 00 1e
|
||||
00 00 00 00 00 05 05 00 00 00 00 00 00 00 00 14
|
||||
00 00 00 00 00 05 05 00 00 00 00 00 00 00 00 10
|
||||
00 00 00 00 03 00 01 00 50 00 00 00 00 00 00 0c
|
||||
00 00 00 00 03 00 01 00 50 00 00 00 00 00 00 0a
|
||||
00 00 00 00 00 05 05 00 00 00 00 00 00 00 00 09
|
||||
00 00 00 00 03 00 01 00 40 00 00 00 00 00 00 08
|
||||
00 00 00 00 03 00 01 00 40 00 00 00 00 00 00 06
|
||||
00 00 00 00 00 05 05 00 00 00 00 00 00 00 00 10
|
||||
08 00 00 00 10 08 00 1e 00 00 00 00 00 05 05 00
|
||||
00 00 00 00 00 00 00 14 00 00 00 00 00 05 05 00
|
||||
00 00 00 00 00 00 00 10 00 00 00 00 03 00 01 00
|
||||
50 00 00 00 00 00 00 0c 00 00 00 00 03 00 01 00
|
||||
50 00 00 00 00 00 00 0a 00 00 00 00 00 05 05 00
|
||||
00 00 00 00 00 00 00 09 00 00 00 00 03 00 01 00
|
||||
40 00 00 00 00 00 00 08 00 00 00 00 03 00 01 00
|
||||
40 00 00 00 00 00 00 06 00 00 00 00 00 05 05 00
|
||||
00 00 00 00 00 00 00 ];
|
||||
};
|
||||
#ifndef REMOVE_FRAGMENT_SYNTAX
|
||||
};
|
||||
};
|
||||
#endif
|
||||
};
|
||||
257
nv-platform/tegra234-p3701-0000-prod-overlay.dtsi
Normal file
257
nv-platform/tegra234-p3701-0000-prod-overlay.dtsi
Normal file
@@ -0,0 +1,257 @@
|
||||
// SPDX-License-Identifier: GPL-2.0-only
|
||||
// SPDX-FileCopyrightText: Copyright (c) 2022-2023, NVIDIA CORPORATION & AFFILIATES. All rights reserved.
|
||||
|
||||
/ {
|
||||
#ifndef REMOVE_FRAGMENT_SYNTAX
|
||||
fragment-p3701-prod@0 {
|
||||
target-path = "/";
|
||||
__overlay__ {
|
||||
#endif
|
||||
bus@0 {
|
||||
aon@c000000 {
|
||||
prod-settings {
|
||||
#prod-cells = <4>;
|
||||
prod {
|
||||
board {
|
||||
prod = <
|
||||
0 0x00260004 0x0000003f 0x00000020>; //SPI_COMMAND2_0
|
||||
};
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
i2c@3160000 {
|
||||
prod-settings {
|
||||
#prod-cells = <4>;
|
||||
prod_c_fm {
|
||||
board {
|
||||
prod = <
|
||||
0 0x0000006c 0xffff0000 0x003c0000 //I2C_I2C_CLK_DIVISOR_REGISTER_0
|
||||
0 0x00000094 0x0000ffff 0x00000202 //I2C_I2C_INTERFACE_TIMING_0_0
|
||||
0 0x00000098 0xffffffff 0x02020202>; //I2C_I2C_INTERFACE_TIMING_1_0
|
||||
};
|
||||
};
|
||||
prod_c_fmplus {
|
||||
board {
|
||||
prod = <
|
||||
0 0x0000006c 0xffff0000 0x00160000 //I2C_I2C_CLK_DIVISOR_REGISTER_0
|
||||
0 0x00000094 0x0000ffff 0x00000202 //I2C_I2C_INTERFACE_TIMING_0_0
|
||||
0 0x00000098 0xffffffff 0x02020202>; //I2C_I2C_INTERFACE_TIMING_1_0
|
||||
};
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
i2c@3180000 {
|
||||
prod-settings {
|
||||
#prod-cells = <4>;
|
||||
prod_c_fmplus {
|
||||
board {
|
||||
prod = <
|
||||
0 0x0000006c 0xffff0000 0x00160000 //I2C_I2C_CLK_DIVISOR_REGISTER_0
|
||||
0 0x00000094 0x0000ffff 0x00000202 //I2C_I2C_INTERFACE_TIMING_0_0
|
||||
0 0x00000098 0xffffffff 0x02020202>; //I2C_I2C_INTERFACE_TIMING_1_0
|
||||
};
|
||||
};
|
||||
prod_c_sm {
|
||||
board {
|
||||
prod = <
|
||||
0 0x0000006c 0xffff0000 0x004f0000 //I2C_I2C_CLK_DIVISOR_REGISTER_0
|
||||
0 0x00000094 0x0000ffff 0x00000708 //I2C_I2C_INTERFACE_TIMING_0_0
|
||||
0 0x00000098 0xffffffff 0x08080808>; //I2C_I2C_INTERFACE_TIMING_1_0
|
||||
};
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
i2c@3190000 {
|
||||
prod-settings {
|
||||
#prod-cells = <4>;
|
||||
prod_c_fm {
|
||||
board {
|
||||
prod = <
|
||||
0 0x0000006c 0xffff0000 0x003c0000 //I2C_I2C_CLK_DIVISOR_REGISTER_0
|
||||
0 0x00000094 0x0000ffff 0x00000202 //I2C_I2C_INTERFACE_TIMING_0_0
|
||||
0 0x00000098 0xffffffff 0x02020202>; //I2C_I2C_INTERFACE_TIMING_1_0
|
||||
};
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
i2c@31c0000 {
|
||||
prod-settings {
|
||||
#prod-cells = <4>;
|
||||
prod_c_fm {
|
||||
board {
|
||||
prod = <
|
||||
0 0x0000006c 0xffff0000 0x003c0000 //I2C_I2C_CLK_DIVISOR_REGISTER_0
|
||||
0 0x00000094 0x0000ffff 0x00000202 //I2C_I2C_INTERFACE_TIMING_0_0
|
||||
0 0x00000098 0xffffffff 0x02020202>; //I2C_I2C_INTERFACE_TIMING_1_0
|
||||
};
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
i2c@31e0000 {
|
||||
prod-settings {
|
||||
#prod-cells = <4>;
|
||||
prod_c_fm {
|
||||
board {
|
||||
prod = <
|
||||
0 0x0000006c 0xffff0000 0x003c0000 //I2C_I2C_CLK_DIVISOR_REGISTER_0
|
||||
0 0x00000094 0x0000ffff 0x00000202 //I2C_I2C_INTERFACE_TIMING_0_0
|
||||
0 0x00000098 0xffffffff 0x02020202>; //I2C_I2C_INTERFACE_TIMING_1_0
|
||||
};
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
i2c@c240000 {
|
||||
prod-settings {
|
||||
#prod-cells = <4>;
|
||||
prod_c_fmplus {
|
||||
board {
|
||||
prod = <
|
||||
0 0x0000006c 0xffff0000 0x00160000 //I2C_I2C_CLK_DIVISOR_REGISTER_0
|
||||
0 0x00000094 0x0000ffff 0x00000202 //I2C_I2C_INTERFACE_TIMING_0_0
|
||||
0 0x00000098 0xffffffff 0x02020202>; //I2C_I2C_INTERFACE_TIMING_1_0
|
||||
};
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
i2c@c250000 {
|
||||
prod-settings {
|
||||
#prod-cells = <4>;
|
||||
prod_c_fmplus {
|
||||
board {
|
||||
prod = <
|
||||
0 0x0000006c 0xffff0000 0x00160000 //I2C_I2C_CLK_DIVISOR_REGISTER_0
|
||||
0 0x00000094 0x0000ffff 0x00000202 //I2C_I2C_INTERFACE_TIMING_0_0
|
||||
0 0x00000098 0xffffffff 0x02020202>; //I2C_I2C_INTERFACE_TIMING_1_0
|
||||
};
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
mttcan@c310000 {
|
||||
prod-settings {
|
||||
#prod-cells = <4>;
|
||||
prod_c_can_2m_1m {
|
||||
board {
|
||||
prod = <
|
||||
0 0x00000048 0x00007f00 0x00000000>; //M_TTCAN_CORE_TDCR_0
|
||||
};
|
||||
};
|
||||
prod_c_can_5m {
|
||||
board {
|
||||
prod = <
|
||||
0 0x00000048 0x00007f00 0x00000600>; //M_TTCAN_CORE_TDCR_0
|
||||
};
|
||||
};
|
||||
prod_c_can_8m {
|
||||
board {
|
||||
prod = <
|
||||
0 0x00000048 0x00007f00 0x00000400>; //M_TTCAN_CORE_TDCR_0
|
||||
};
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
mttcan@c320000 {
|
||||
prod-settings {
|
||||
#prod-cells = <4>;
|
||||
prod_c_can_2m_1m {
|
||||
board {
|
||||
prod = <
|
||||
1 0x0000f048 0x00007f00 0x00000000>; //M_TTCAN_CORE_TDCR_0
|
||||
};
|
||||
};
|
||||
prod_c_can_5m {
|
||||
board {
|
||||
prod = <
|
||||
1 0x0000f048 0x00007f00 0x00000600>; //M_TTCAN_CORE_TDCR_0
|
||||
};
|
||||
};
|
||||
prod_c_can_8m {
|
||||
board {
|
||||
prod = <
|
||||
1 0x0000f048 0x00007f00 0x00000400>; //M_TTCAN_CORE_TDCR_0
|
||||
};
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
spi@3210000 {
|
||||
prod-settings {
|
||||
#prod-cells = <4>;
|
||||
prod {
|
||||
board {
|
||||
prod = <
|
||||
0 0x00000004 0x0000003f 0x00000030>; //SPI_COMMAND2_0
|
||||
};
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
spi@3230000 {
|
||||
prod-settings {
|
||||
#prod-cells = <4>;
|
||||
prod {
|
||||
board {
|
||||
prod = <
|
||||
0 0x00000004 0x0000003f 0x00000020>; //SPI_COMMAND2_0
|
||||
};
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
spi@3270000 {
|
||||
prod-settings {
|
||||
#prod-cells = <4>;
|
||||
prod {
|
||||
board {
|
||||
prod = <
|
||||
0 0x00000004 0x00007cff 0x00000010 //QSPI_COMMAND2_0
|
||||
0 0x000001ec 0x01f1f000 0x00a0a000>; //QSPI_QSPI_COMP_CONTROL_0
|
||||
};
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
ufshci@2500000 {
|
||||
prod-settings {
|
||||
#prod-cells = <4>;
|
||||
prod {
|
||||
board {
|
||||
prod = <
|
||||
0x02470000 0x00002220 0xffffffff 0x001aadb5 //MPHY_RX_APB_VENDOR3B_0
|
||||
0x02480000 0x00002220 0xffffffff 0x001aadb5>; //MPHY_RX_APB_VENDOR3B_0
|
||||
};
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
xusb_padctl@3520000 {
|
||||
prod-settings {
|
||||
#prod-cells = <4>;
|
||||
prod {
|
||||
board {
|
||||
prod = <
|
||||
0 0x00000088 0x01fe0000 0x00cc0000 //XUSB_PADCTL_USB2_OTG_PAD0_CTL_0_0
|
||||
0 0x00000094 0x0000000e 0x00000004 //XUSB_PADCTL_USB2_OTG_PAD0_CTL_3_0
|
||||
0 0x000000c8 0x01fe0000 0x00cc0000 //XUSB_PADCTL_USB2_OTG_PAD1_CTL_0_0
|
||||
0 0x000000d4 0x0000000e 0x00000004 //XUSB_PADCTL_USB2_OTG_PAD1_CTL_3_0
|
||||
0 0x00000108 0x01fe0000 0x00cc0000 //XUSB_PADCTL_USB2_OTG_PAD2_CTL_0_0
|
||||
0 0x00000114 0x0000000e 0x00000000 //XUSB_PADCTL_USB2_OTG_PAD2_CTL_3_0
|
||||
0 0x00000148 0x01fe0000 0x00cc0000>; //XUSB_PADCTL_USB2_OTG_PAD3_CTL_0_0
|
||||
};
|
||||
};
|
||||
};
|
||||
};
|
||||
};
|
||||
#ifndef REMOVE_FRAGMENT_SYNTAX
|
||||
};
|
||||
};
|
||||
#endif
|
||||
};
|
||||
154
nv-platform/tegra234-p3701-0000.dtsi
Normal file
154
nv-platform/tegra234-p3701-0000.dtsi
Normal file
@@ -0,0 +1,154 @@
|
||||
// SPDX-License-Identifier: GPL-2.0-only
|
||||
// SPDX-FileCopyrightText: Copyright (c) 2022-2023, NVIDIA CORPORATION & AFFILIATES. All rights reserved.
|
||||
|
||||
#include "tegra234-p3701-0000-prod-overlay.dtsi"
|
||||
|
||||
/ {
|
||||
#ifndef REMOVE_FRAGMENT_SYNTAX
|
||||
fragment-t234-p3701-0000@0 {
|
||||
target-path = "/";
|
||||
__overlay__ {
|
||||
#endif
|
||||
bus@0 {
|
||||
i2c@c240000 {
|
||||
ina3221@40 {
|
||||
compatible = "ti,ina3221";
|
||||
reg = <0x40>;
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
#io-channel-cells = <1>;
|
||||
channel@0 {
|
||||
reg = <0x0>;
|
||||
label = "VDD_GPU_SOC";
|
||||
shunt-resistor-micro-ohms = <2000>;
|
||||
};
|
||||
channel@1 {
|
||||
reg = <0x1>;
|
||||
label = "VDD_CPU_CV";
|
||||
shunt-resistor-micro-ohms = <2000>;
|
||||
};
|
||||
channel@2 {
|
||||
reg = <0x2>;
|
||||
label = "VIN_SYS_5V0";
|
||||
shunt-resistor-micro-ohms = <2000>;
|
||||
summation-bypass;
|
||||
};
|
||||
};
|
||||
|
||||
ina3221@41 {
|
||||
compatible = "ti,ina3221";
|
||||
reg = <0x41>;
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
#io-channel-cells = <1>;
|
||||
channel@0 {
|
||||
reg = <0x0>;
|
||||
status = "disabled";
|
||||
};
|
||||
channel@1 {
|
||||
reg = <0x1>;
|
||||
label = "VDDQ_VDD2_1V8AO";
|
||||
shunt-resistor-micro-ohms = <2000>;
|
||||
};
|
||||
channel@2 {
|
||||
reg = <0x2>;
|
||||
status = "disabled";
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
spi@3270000 {
|
||||
flash@0 {
|
||||
spi-max-frequency = <51000000>;
|
||||
spi-tx-bus-width = <1>;
|
||||
spi-rx-bus-width = <1>;
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
hdr40_vdd_3v3: regulator@3 {
|
||||
compatible = "regulator-fixed";
|
||||
reg = <3>;
|
||||
regulator-name = "vdd-3v3-sys";
|
||||
regulator-min-microvolt = <3300000>;
|
||||
regulator-max-microvolt = <3300000>;
|
||||
};
|
||||
|
||||
bpmp {
|
||||
i2c {
|
||||
vrs@3c {
|
||||
compatible = "nvidia,vrs-pseq";
|
||||
reg = <0x3c>;
|
||||
interrupt-parent = <&pmc>;
|
||||
/* VRS Wake ID is 24 */
|
||||
interrupts = <24 IRQ_TYPE_LEVEL_LOW>;
|
||||
interrupt-controller;
|
||||
#interrupt-cells = <2>;
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
tegra_tmp451: thermal-sensor@4c {
|
||||
compatible = "ti,tmp451";
|
||||
reg = <0x4c>;
|
||||
vcc-supply = <&vdd_1v8_ao>;
|
||||
#thermal-sensor-cells = <1>;
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
vrs11_1@20 {
|
||||
compatible = "nvidia,vrs11";
|
||||
reg = <0x20>;
|
||||
rail-name-loopA = "GPU";
|
||||
rail-name-loopB = "CPU";
|
||||
};
|
||||
|
||||
vrs11_2@22 {
|
||||
compatible = "nvidia,vrs11";
|
||||
reg = <0x22>;
|
||||
rail-name-loopA = "SOC";
|
||||
rail-name-loopB = "CV";
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
thermal-zones {
|
||||
tboard-thermal {
|
||||
polling-delay = <1000>;
|
||||
polling-delay-passive = <1000>;
|
||||
thermal-sensors = <&tegra_tmp451 0>;
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
tdiode-thermal {
|
||||
polling-delay = <1000>;
|
||||
polling-delay-passive = <1000>;
|
||||
thermal-sensors = <&tegra_tmp451 1>;
|
||||
status = "okay";
|
||||
};
|
||||
};
|
||||
|
||||
eeprom-manager {
|
||||
bus@0 {
|
||||
i2c-bus = <&gen1_i2c>;
|
||||
eeprom@0 {
|
||||
slave-address = <0x50>;
|
||||
label = "cvm";
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
reserved-memory {
|
||||
linux,cma { /* Needed for nvgpu comptags */
|
||||
compatible = "shared-dma-pool";
|
||||
reusable;
|
||||
size = <0x0 0x10000000>; /* 256MB */
|
||||
alignment = <0x0 0x10000>;
|
||||
linux,cma-default;
|
||||
status = "okay";
|
||||
};
|
||||
};
|
||||
#ifndef REMOVE_FRAGMENT_SYNTAX
|
||||
};
|
||||
};
|
||||
#endif
|
||||
};
|
||||
291
nv-platform/tegra234-p3701-0008.dtsi
Normal file
291
nv-platform/tegra234-p3701-0008.dtsi
Normal file
@@ -0,0 +1,291 @@
|
||||
// SPDX-License-Identifier: GPL-2.0-only
|
||||
// SPDX-FileCopyrightText: Copyright (c) 2023, NVIDIA CORPORATION & AFFILIATES. All rights reserved.
|
||||
|
||||
/ {
|
||||
#ifndef REMOVE_FRAGMENT_SYNTAX
|
||||
fragment-t234-p3701-0008@0 {
|
||||
target-path = "/";
|
||||
__overlay__ {
|
||||
#endif
|
||||
bus@0 {
|
||||
i2c@c240000 {
|
||||
ina3221@40 {
|
||||
compatible = "ti,ina3221";
|
||||
reg = <0x40>;
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
#io-channel-cells = <1>;
|
||||
channel@0 {
|
||||
reg = <0x0>;
|
||||
label = "VDD_GPU_SOC";
|
||||
shunt-resistor-micro-ohms = <2000>;
|
||||
};
|
||||
channel@1 {
|
||||
reg = <0x1>;
|
||||
label = "VDD_CPU_CV";
|
||||
shunt-resistor-micro-ohms = <2000>;
|
||||
};
|
||||
channel@2 {
|
||||
reg = <0x2>;
|
||||
label = "VIN_SYS_5V0";
|
||||
shunt-resistor-micro-ohms = <2000>;
|
||||
summation-bypass;
|
||||
};
|
||||
};
|
||||
|
||||
ina3221@41 {
|
||||
compatible = "ti,ina3221";
|
||||
reg = <0x41>;
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
#io-channel-cells = <1>;
|
||||
channel@0 {
|
||||
reg = <0x0>;
|
||||
status = "disabled";
|
||||
};
|
||||
channel@1 {
|
||||
reg = <0x1>;
|
||||
label = "VDDQ_VDD2_1V8AO";
|
||||
shunt-resistor-micro-ohms = <2000>;
|
||||
};
|
||||
channel@2 {
|
||||
reg = <0x2>;
|
||||
status = "disabled";
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
i2c@c250000 {
|
||||
ina3221@41 {
|
||||
compatible = "ti,ina3221";
|
||||
reg = <0x41>;
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
#io-channel-cells = <1>;
|
||||
channel@0 {
|
||||
reg = <0x0>;
|
||||
label = "CVB_ATX_12V";
|
||||
shunt-resistor-micro-ohms = <2000>;
|
||||
};
|
||||
channel@1 {
|
||||
reg = <0x1>;
|
||||
label = "CVB_ATX_3V3";
|
||||
shunt-resistor-micro-ohms = <2000>;
|
||||
};
|
||||
channel@2 {
|
||||
reg = <0x2>;
|
||||
label = "CVB_ATX_5V";
|
||||
shunt-resistor-micro-ohms = <2000>;
|
||||
};
|
||||
};
|
||||
|
||||
ina219@44 {
|
||||
compatible = "ti,ina219";
|
||||
reg = <0x44>;
|
||||
shunt-resistor = <2000>;
|
||||
label = "CVB_ATX_12V_8P";
|
||||
};
|
||||
};
|
||||
|
||||
spi@3270000 {
|
||||
flash@0 {
|
||||
spi-max-frequency = <51000000>;
|
||||
spi-tx-bus-width = <1>;
|
||||
spi-rx-bus-width = <1>;
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
bpmp {
|
||||
i2c {
|
||||
vrs@3c {
|
||||
compatible = "nvidia,vrs-pseq";
|
||||
reg = <0x3c>;
|
||||
interrupt-parent = <&pmc>;
|
||||
/* VRS Wake ID is 24 */
|
||||
interrupts = <24 IRQ_TYPE_LEVEL_LOW>;
|
||||
interrupt-controller;
|
||||
#interrupt-cells = <2>;
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
vrs11_1@20 {
|
||||
compatible = "nvidia,vrs11";
|
||||
reg = <0x20>;
|
||||
rail-name-loopA = "GPU";
|
||||
rail-name-loopB = "CPU";
|
||||
};
|
||||
|
||||
vrs11_2@22 {
|
||||
compatible = "nvidia,vrs11";
|
||||
reg = <0x22>;
|
||||
rail-name-loopA = "SOC";
|
||||
rail-name-loopB = "CV";
|
||||
};
|
||||
|
||||
tegra_tmp451: thermal-sensor@4c {
|
||||
compatible = "ti,tmp451";
|
||||
reg = <0x4c>;
|
||||
vcc-supply = <&vdd_1v8_ao>;
|
||||
#thermal-sensor-cells = <1>;
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
};
|
||||
};
|
||||
|
||||
eeprom-manager {
|
||||
bus@0 {
|
||||
i2c-bus = <&gen1_i2c>;
|
||||
eeprom@0 {
|
||||
slave-address = <0x50>;
|
||||
label = "cvm";
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
opp-table-cluster0 {
|
||||
opp-1971200000 {
|
||||
opp-hz = /bits/ 64 <1971200000>;
|
||||
opp-peak-kBps = <3200000>;
|
||||
};
|
||||
};
|
||||
|
||||
opp-table-cluster1 {
|
||||
opp-1971200000 {
|
||||
opp-hz = /bits/ 64 <1971200000>;
|
||||
opp-peak-kBps = <3200000>;
|
||||
};
|
||||
};
|
||||
|
||||
opp-table-cluster2 {
|
||||
opp-1971200000 {
|
||||
opp-hz = /bits/ 64 <1971200000>;
|
||||
opp-peak-kBps = <3200000>;
|
||||
};
|
||||
};
|
||||
|
||||
thermal-zones {
|
||||
cpu-thermal {
|
||||
trips {
|
||||
cpu-sw-slowdown {
|
||||
temperature = <112000>;
|
||||
};
|
||||
|
||||
cpu-sw-shutdown {
|
||||
temperature = <117500>;
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
cv0-thermal {
|
||||
trips {
|
||||
cv0-sw-slowdown {
|
||||
temperature = <112000>;
|
||||
};
|
||||
|
||||
cv0-sw-shutdown {
|
||||
temperature = <117500>;
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
cv1-thermal {
|
||||
trips {
|
||||
cv1-sw-slowdown {
|
||||
temperature = <112000>;
|
||||
};
|
||||
|
||||
cv1-sw-shutdown {
|
||||
temperature = <117500>;
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
cv2-thermal {
|
||||
trips {
|
||||
cv2-sw-slowdown {
|
||||
temperature = <112000>;
|
||||
};
|
||||
|
||||
cv2-sw-shutdown {
|
||||
temperature = <117500>;
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
gpu-thermal {
|
||||
trips {
|
||||
gpu-sw-slowdown {
|
||||
temperature = <112000>;
|
||||
};
|
||||
|
||||
gpu-sw-shutdown {
|
||||
temperature = <117500>;
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
soc0-thermal {
|
||||
trips {
|
||||
soc0-sw-slowdown {
|
||||
temperature = <112000>;
|
||||
};
|
||||
|
||||
soc0-sw-shutdown {
|
||||
temperature = <117500>;
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
soc1-thermal {
|
||||
trips {
|
||||
soc1-sw-slowdown {
|
||||
temperature = <112000>;
|
||||
};
|
||||
|
||||
soc1-sw-shutdown {
|
||||
temperature = <117500>;
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
soc2-thermal {
|
||||
trips {
|
||||
soc2-sw-slowdown {
|
||||
temperature = <112000>;
|
||||
};
|
||||
|
||||
soc2-sw-shutdown {
|
||||
temperature = <117500>;
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
tj-thermal {
|
||||
trips {
|
||||
tj-sw-shutdown {
|
||||
temperature = <117500>;
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
tboard-thermal {
|
||||
polling-delay = <1000>;
|
||||
polling-delay-passive = <1000>;
|
||||
thermal-sensors = <&tegra_tmp451 0>;
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
tdiode-thermal {
|
||||
polling-delay = <1000>;
|
||||
polling-delay-passive = <1000>;
|
||||
thermal-sensors = <&tegra_tmp451 1>;
|
||||
status = "okay";
|
||||
};
|
||||
};
|
||||
#ifndef REMOVE_FRAGMENT_SYNTAX
|
||||
};
|
||||
};
|
||||
#endif
|
||||
};
|
||||
8
nv-platform/tegra234-p3737-0000+p3701-0000-nv.dts
Normal file
8
nv-platform/tegra234-p3737-0000+p3701-0000-nv.dts
Normal file
@@ -0,0 +1,8 @@
|
||||
// SPDX-License-Identifier: GPL-2.0-only
|
||||
// SPDX-FileCopyrightText: Copyright (c) 2023, NVIDIA CORPORATION & AFFILIATES. All rights reserved.
|
||||
|
||||
/dts-v1/;
|
||||
|
||||
#define REMOVE_FRAGMENT_SYNTAX 1
|
||||
#include "tegra234-p3737-0000+p3701-0000.dts"
|
||||
#include "tegra234-p3737-0000+p3701-xxxx-nv-common.dtsi"
|
||||
8
nv-platform/tegra234-p3737-0000+p3701-0004-nv.dts
Normal file
8
nv-platform/tegra234-p3737-0000+p3701-0004-nv.dts
Normal file
@@ -0,0 +1,8 @@
|
||||
// SPDX-License-Identifier: GPL-2.0-only
|
||||
// SPDX-FileCopyrightText: Copyright (c) 2023, NVIDIA CORPORATION & AFFILIATES. All rights reserved.
|
||||
|
||||
/dts-v1/;
|
||||
|
||||
#define REMOVE_FRAGMENT_SYNTAX 1
|
||||
#include "staging/tegra234-p3737-0000+p3701-0004.dts"
|
||||
#include "tegra234-p3737-0000+p3701-xxxx-nv-common.dtsi"
|
||||
8
nv-platform/tegra234-p3737-0000+p3701-0005-nv.dts
Normal file
8
nv-platform/tegra234-p3737-0000+p3701-0005-nv.dts
Normal file
@@ -0,0 +1,8 @@
|
||||
// SPDX-License-Identifier: GPL-2.0-only
|
||||
// SPDX-FileCopyrightText: Copyright (c) 2023, NVIDIA CORPORATION & AFFILIATES. All rights reserved.
|
||||
|
||||
/dts-v1/;
|
||||
|
||||
#define REMOVE_FRAGMENT_SYNTAX 1
|
||||
#include "staging/tegra234-p3737-0000+p3701-0005.dts"
|
||||
#include "tegra234-p3737-0000+p3701-xxxx-nv-common.dtsi"
|
||||
8
nv-platform/tegra234-p3737-0000+p3701-0008-nv.dts
Normal file
8
nv-platform/tegra234-p3737-0000+p3701-0008-nv.dts
Normal file
@@ -0,0 +1,8 @@
|
||||
// SPDX-License-Identifier: GPL-2.0-only
|
||||
// SPDX-FileCopyrightText: Copyright (c) 2023, NVIDIA CORPORATION & AFFILIATES. All rights reserved.
|
||||
|
||||
/dts-v1/;
|
||||
|
||||
#define REMOVE_FRAGMENT_SYNTAX 1
|
||||
#include "staging/tegra234-p3737-0000+p3701-0008.dts"
|
||||
#include "tegra234-p3737-0000+p3701-xxxx-nv-common.dtsi"
|
||||
340
nv-platform/tegra234-p3737-0000+p3701-xxxx-nv-common.dtsi
Normal file
340
nv-platform/tegra234-p3737-0000+p3701-xxxx-nv-common.dtsi
Normal file
@@ -0,0 +1,340 @@
|
||||
// SPDX-License-Identifier: GPL-2.0-only
|
||||
// SPDX-FileCopyrightText: Copyright (c) 2022-2023, NVIDIA CORPORATION & AFFILIATES. All rights reserved.
|
||||
|
||||
#include "nv-soc/tegra234-overlay.dtsi"
|
||||
#include "nv-soc/tegra234-soc-thermal.dtsi"
|
||||
#include "nv-soc/tegra234-soc-thermal-slowdown-cluster.dtsi"
|
||||
#include "nv-soc/tegra234-soc-thermal-shutdown.dtsi"
|
||||
#include "nv-soc/tegra234-soc-audio-dai-links.dtsi"
|
||||
#include "nv-soc/tegra234-soc-camera.dtsi"
|
||||
#include "tegra234-p3737-0000.dtsi"
|
||||
#include "tegra234-p3701-0000.dtsi"
|
||||
#include "tegra234-dcb-p3737-0000-p3701-0000.dtsi"
|
||||
|
||||
/ {
|
||||
#ifndef REMOVE_FRAGMENT_SYNTAX
|
||||
compatible = "nvidia,p3737-0000+p3701-0000";
|
||||
fragment-t234-p3737-p3701@0 {
|
||||
target-path = "/";
|
||||
__overlay__ {
|
||||
#endif
|
||||
cpus {
|
||||
idle-states {
|
||||
c7 {
|
||||
status = "okay";
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
nvpmodel {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
scf-pmu {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
soctherm-oc-event {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
thermal-zones {
|
||||
cpu-thermal {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
cv0-thermal {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
cv1-thermal {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
cv2-thermal {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
gpu-thermal {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
soc0-thermal {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
soc1-thermal {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
soc2-thermal {
|
||||
status = "okay";
|
||||
};
|
||||
};
|
||||
|
||||
bus@0 {
|
||||
smmu_test {
|
||||
compatible = "nvidia,smmu_test";
|
||||
iommus = <&smmu_niso0 TEGRA234_SID_SMMU_TEST>;
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
pinmux@2430000 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
ufshci@2500000 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
aconnect@2900000 {
|
||||
ahub@2900800 {
|
||||
i2s@2901200 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
i2s@2901400 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
dmic@2904000 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
dmic@2904100 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
dmic@2904300 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
dspk@2905000 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
dspk@2905100 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
afc@2907000 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
afc@2907100 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
afc@2907200 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
afc@2907300 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
afc@2907400 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
afc@2907500 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
arad@290e400 {
|
||||
status = "okay";
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
serial@3110000 {
|
||||
compatible = "nvidia,tegra194-hsuart";
|
||||
reset-names = "serial";
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
i2c@3180000 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
i2c@3190000 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
i2c@31b0000 {
|
||||
nvidia,hw-instance-id = <0x5>;
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
i2c@31c0000 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
serial@31d0000 {
|
||||
current-speed = <115200>;
|
||||
};
|
||||
|
||||
i2c@31e0000 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
tachometer@39c0000 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
hsp@3d00000 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
ethernet@6800000 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
aon@c000000 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
hardware-timestamp@c1e0000 {
|
||||
status = "okay";
|
||||
nvidia,num-slices = <3>;
|
||||
};
|
||||
|
||||
i2c@c240000 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
hdr40_i2c1: i2c@c250000 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
rtc@c2a0000 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
mttcan@c310000 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
mttcan@c320000 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
actmon@d230000 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
hwpm@f100000 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
mc-hwpm@2c10000 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
host1x@13e00000 {
|
||||
nvjpg@15380000 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
nvdec@15480000 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
nvenc@154c0000 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
tsec@15500000 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
nvjpg@15540000 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
se@15810000 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
se@15820000 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
se@15840000 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
nvdla0@15880000 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
nvdla1@158c0000 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
ofa@15a50000 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
pva0@16000000 {
|
||||
status = "okay";
|
||||
|
||||
pva0_niso1_ctx0 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
pva0_niso1_ctx1 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
pva0_niso1_ctx2 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
pva0_niso1_ctx3 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
pva0_niso1_ctx4 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
pva0_niso1_ctx5 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
pva0_niso1_ctx6 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
pva0_niso1_ctx7 {
|
||||
status = "okay";
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
gpu@17000000 {
|
||||
status = "okay";
|
||||
};
|
||||
};
|
||||
|
||||
tegra-hsp@b950000 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
dce@d800000 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
tegra_mce@e100000 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
display@13800000 {
|
||||
status = "okay";
|
||||
};
|
||||
#ifndef REMOVE_FRAGMENT_SYNTAX
|
||||
};
|
||||
};
|
||||
#endif
|
||||
};
|
||||
134
nv-platform/tegra234-p3737-0000.dtsi
Normal file
134
nv-platform/tegra234-p3737-0000.dtsi
Normal file
@@ -0,0 +1,134 @@
|
||||
// SPDX-License-Identifier: GPL-2.0-only
|
||||
// SPDX-FileCopyrightText: Copyright (c) 2022-2023, NVIDIA CORPORATION & AFFILIATES. All rights reserved.
|
||||
|
||||
/ {
|
||||
#ifndef REMOVE_FRAGMENT_SYNTAX
|
||||
fragment-t234-p3737-0000@0 {
|
||||
target-path = "/";
|
||||
__overlay__ {
|
||||
#endif
|
||||
bus@0 {
|
||||
spi@3210000{ /* SPI1 in 40 pin conn */
|
||||
spi@0 { /* chip select 0 */
|
||||
compatible = "tegra-spidev";
|
||||
reg = <0x0>;
|
||||
spi-max-frequency = <50000000>;
|
||||
};
|
||||
spi@1 { /* chips select 1 */
|
||||
compatible = "tegra-spidev";
|
||||
reg = <0x1>;
|
||||
spi-max-frequency = <50000000>;
|
||||
};
|
||||
};
|
||||
|
||||
spi@3230000{ /* SPI3 in 40 pin conn */
|
||||
spi@0 { /* chip select 0 */
|
||||
compatible = "tegra-spidev";
|
||||
reg = <0x0>;
|
||||
spi-max-frequency = <50000000>;
|
||||
};
|
||||
spi@1 { /* chips select 1 */
|
||||
compatible = "tegra-spidev";
|
||||
reg = <0x1>;
|
||||
spi-max-frequency = <50000000>;
|
||||
};
|
||||
};
|
||||
|
||||
padctl@3520000 {
|
||||
ports {
|
||||
usb2-0 {
|
||||
mode = "otg";
|
||||
usb-role-switch;
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
aconnect@2900000 {
|
||||
ahub@2900800 {
|
||||
i2s@2901100 {
|
||||
ports {
|
||||
port@1 {
|
||||
hdr40_snd_i2s_dap_ep: endpoint {
|
||||
};
|
||||
};
|
||||
};
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
ethernet@6800000 {
|
||||
nvidia,mac-addr-idx = <0>;
|
||||
nvidia,max-platform-mtu = <16383>;
|
||||
/* 1=enable, 0=disable */
|
||||
nvidia,pause_frames = <1>;
|
||||
phy-handle = <&mgbe0_aqr113c_phy>;
|
||||
phy-mode = "10gbase-r";
|
||||
/* 0:XFI 10G, 1:XFI 5G, 2:USXGMII 10G, 3:USXGMII 5G */
|
||||
nvidia,phy-iface-mode = <0>;
|
||||
nvidia,phy-reset-gpio = <&gpio TEGRA234_MAIN_GPIO(Y, 1) 0>;
|
||||
nvidia,mdio_addr = <0>;
|
||||
|
||||
mdio {
|
||||
compatible = "nvidia,eqos-mdio";
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
|
||||
mgbe0_aqr113c_phy: phy@0 {
|
||||
compatible = "ethernet-phy-ieee802.3-c45";
|
||||
reg = <0x0>;
|
||||
nvidia,phy-rst-pdelay-msec = <150>; /* msec */
|
||||
nvidia,phy-rst-duration-usec = <221000>; /* usec */
|
||||
interrupt-parent = <&gpio>;
|
||||
interrupts = <TEGRA234_MAIN_GPIO(Y, 3) IRQ_TYPE_LEVEL_LOW>;
|
||||
};
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
tegra_sound_graph: tegra_sound: sound {
|
||||
compatible = "nvidia,tegra186-audio-graph-card",
|
||||
"nvidia,tegra186-ape";
|
||||
clocks = <&bpmp TEGRA234_CLK_PLLA>,
|
||||
<&bpmp TEGRA234_CLK_PLLA_OUT0>,
|
||||
<&bpmp TEGRA234_CLK_AUD_MCLK>;
|
||||
clock-names = "pll_a", "plla_out0", "extern1";
|
||||
assigned-clocks = <&bpmp TEGRA234_CLK_AUD_MCLK>;
|
||||
assigned-clock-parents = <&bpmp TEGRA234_CLK_PLLA_OUT0>;
|
||||
|
||||
nvidia-audio-card,name = "NVIDIA Jetson AGX Orin APE";
|
||||
|
||||
nvidia-audio-card,mclk-fs = <256>;
|
||||
|
||||
hdr40_snd_link_i2s: nvidia-audio-card,dai-link@77 { };
|
||||
};
|
||||
|
||||
eeprom-manager {
|
||||
data-size = <0x100>;
|
||||
bus@0 {
|
||||
i2c-bus = <&gen1_i2c>;
|
||||
eeprom@1 {
|
||||
slave-address = <0x56>;
|
||||
label = "cvb";
|
||||
};
|
||||
};
|
||||
bus@1 {
|
||||
i2c-bus = <&cam_i2c>;
|
||||
eeprom@0 {
|
||||
slave-address = <0x54>;
|
||||
label = "sensor0";
|
||||
};
|
||||
eeprom@1 {
|
||||
slave-address = <0x57>;
|
||||
label = "sensor1";
|
||||
};
|
||||
eeprom@2 {
|
||||
slave-address = <0x52>;
|
||||
label = "sensor2";
|
||||
};
|
||||
};
|
||||
};
|
||||
#ifndef REMOVE_FRAGMENT_SYNTAX
|
||||
};
|
||||
};
|
||||
#endif
|
||||
};
|
||||
298
nv-platform/tegra234-p3740-0002+p3701-0008-nv-common.dtsi
Normal file
298
nv-platform/tegra234-p3740-0002+p3701-0008-nv-common.dtsi
Normal file
@@ -0,0 +1,298 @@
|
||||
// SPDX-License-Identifier: GPL-2.0-only
|
||||
// SPDX-FileCopyrightText: Copyright (c) 2023, NVIDIA CORPORATION & AFFILIATES. All rights reserved.
|
||||
|
||||
#include "nv-soc/tegra234-overlay.dtsi"
|
||||
#include "nv-soc/tegra234-soc-thermal.dtsi"
|
||||
#include "nv-soc/tegra234-soc-thermal-slowdown-cluster.dtsi"
|
||||
#include "nv-soc/tegra234-soc-thermal-shutdown.dtsi"
|
||||
#include "nv-soc/tegra234-soc-camera.dtsi"
|
||||
#include "tegra234-camera-p3785.dtsi"
|
||||
#include "tegra234-p3740-0002.dtsi"
|
||||
#include "tegra234-p3701-0008.dtsi"
|
||||
#include "tegra234-dcb-p3737-0000-p3701-0000.dtsi"
|
||||
|
||||
/ {
|
||||
#ifndef REMOVE_FRAGMENT_SYNTAX
|
||||
compatible = "nvidia,p3740-0002+p3701-0008";
|
||||
|
||||
fragment-t234-p3740-p3701@0 {
|
||||
target-path = "/";
|
||||
__overlay__ {
|
||||
#endif
|
||||
chosen {
|
||||
bootargs = "console=ttyTCU0,115200n8";
|
||||
};
|
||||
|
||||
bpmp {
|
||||
thermal {
|
||||
status = "okay";
|
||||
};
|
||||
};
|
||||
|
||||
cpus {
|
||||
idle-states {
|
||||
c7 {
|
||||
status = "okay";
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
nvpmodel {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
soctherm-oc-event {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
thermal-zones {
|
||||
cpu-thermal {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
cv0-thermal {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
cv1-thermal {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
cv2-thermal {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
gpu-thermal {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
soc0-thermal {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
soc1-thermal {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
soc2-thermal {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
tj-thermal {
|
||||
status = "okay";
|
||||
};
|
||||
};
|
||||
|
||||
bus@0 {
|
||||
smmu_test {
|
||||
compatible = "nvidia,smmu_test";
|
||||
iommus = <&smmu_niso0 TEGRA234_SID_SMMU_TEST>;
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
pinmux@2430000 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
serial@3110000 {
|
||||
compatible = "nvidia,tegra194-hsuart";
|
||||
reset-names = "serial";
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
serial@31d0000 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
tachometer@39c0000 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
hsp@3c00000 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
hsp@c150000 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
mttcan@c310000 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
mttcan@c320000 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
actmon@d230000 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
hwpm@f100000 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
aconnect@2900000 {
|
||||
ahub@2900800 {
|
||||
i2s@2901200 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
i2s@2901400 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
dmic@2904000 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
dmic@2904100 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
|
||||
dmic@2904300 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
dspk@2905000 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
dspk@2905100 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
arad@290e400 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
afc@2907000 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
afc@2907100 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
afc@2907200 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
afc@2907300 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
afc@2907400 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
afc@2907500 {
|
||||
status = "okay";
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
host1x@13e00000 {
|
||||
nvjpg@15380000 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
nvenc@154c0000 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
tsec@15500000 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
nvjpg@15540000 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
se@15810000 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
se@15820000 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
se@15840000 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
nvdla0@15880000 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
nvdla1@158c0000 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
ofa@15a50000 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
pva0@16000000 {
|
||||
status = "okay";
|
||||
|
||||
pva0_niso1_ctx0 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
pva0_niso1_ctx1 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
pva0_niso1_ctx2 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
pva0_niso1_ctx3 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
pva0_niso1_ctx4 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
pva0_niso1_ctx5 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
pva0_niso1_ctx6 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
pva0_niso1_ctx7 {
|
||||
status = "okay";
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
gpu@17000000 {
|
||||
status = "okay";
|
||||
};
|
||||
};
|
||||
|
||||
tegra-hsp@b950000 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
dce@d800000 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
tegra_mce@e100000 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
display@13800000 {
|
||||
status = "okay";
|
||||
};
|
||||
#ifndef REMOVE_FRAGMENT_SYNTAX
|
||||
};
|
||||
};
|
||||
#endif
|
||||
};
|
||||
9
nv-platform/tegra234-p3740-0002+p3701-0008-nv-safety.dts
Normal file
9
nv-platform/tegra234-p3740-0002+p3701-0008-nv-safety.dts
Normal file
@@ -0,0 +1,9 @@
|
||||
// SPDX-License-Identifier: GPL-2.0-only
|
||||
// SPDX-FileCopyrightText: Copyright (c) 2023, NVIDIA CORPORATION & AFFILIATES. All rights reserved.
|
||||
|
||||
/dts-v1/;
|
||||
|
||||
#define REMOVE_FRAGMENT_SYNTAX 1
|
||||
#include "tegra234-p3740-0002+p3701-0008.dts"
|
||||
#include "tegra234-p3740-0002+p3701-0008-nv-common.dtsi"
|
||||
#include "tegra234-p3740-0002+p3701-0008-safety.dtsi"
|
||||
8
nv-platform/tegra234-p3740-0002+p3701-0008-nv.dts
Normal file
8
nv-platform/tegra234-p3740-0002+p3701-0008-nv.dts
Normal file
@@ -0,0 +1,8 @@
|
||||
// SPDX-License-Identifier: GPL-2.0-only
|
||||
// SPDX-FileCopyrightText: Copyright (c) 2023, NVIDIA CORPORATION & AFFILIATES. All rights reserved.
|
||||
|
||||
/dts-v1/;
|
||||
|
||||
#define REMOVE_FRAGMENT_SYNTAX 1
|
||||
#include "tegra234-p3740-0002+p3701-0008.dts"
|
||||
#include "tegra234-p3740-0002+p3701-0008-nv-common.dtsi"
|
||||
229
nv-platform/tegra234-p3740-0002+p3701-0008-safety.dtsi
Normal file
229
nv-platform/tegra234-p3740-0002+p3701-0008-safety.dtsi
Normal file
@@ -0,0 +1,229 @@
|
||||
// SPDX-License-Identifier: GPL-2.0
|
||||
// SPDX-FileCopyrightText: Copyright (c) 2023, NVIDIA CORPORATION & AFFILIATES. All rights reserved.
|
||||
|
||||
#include "nv-soc/tegra234-soc-safetyservice-fsicom.dtsi"
|
||||
|
||||
/ {
|
||||
#ifndef REMOVE_FRAGMENT_SYNTAX
|
||||
fragment-t234-p3740-p3701-safety@0 {
|
||||
target-path = "/";
|
||||
__overlay__ {
|
||||
#endif
|
||||
compatible = "nvidia,p3740-0002+p3701-0008", "safety", "nvidia,p3701-0008", "nvidia,tegra234";
|
||||
|
||||
bus@0 {
|
||||
i2c@3160000 {
|
||||
nvidia,epl-reporter-id = <0x8050>;
|
||||
};
|
||||
|
||||
i2c@c240000 {
|
||||
nvidia,epl-reporter-id = <0x8051>;
|
||||
};
|
||||
|
||||
i2c@3180000 {
|
||||
nvidia,epl-reporter-id = <0x8052>;
|
||||
};
|
||||
|
||||
i2c@3190000 {
|
||||
nvidia,epl-reporter-id = <0x8053>;
|
||||
};
|
||||
|
||||
i2c@31b0000 {
|
||||
nvidia,epl-reporter-id = <0x8054>;
|
||||
};
|
||||
|
||||
i2c@31c0000 {
|
||||
nvidia,epl-reporter-id = <0x8056>;
|
||||
};
|
||||
|
||||
i2c@c250000 {
|
||||
nvidia,epl-reporter-id = <0x8057>;
|
||||
};
|
||||
|
||||
i2c@31e0000 {
|
||||
nvidia,epl-reporter-id = <0x8058>;
|
||||
};
|
||||
|
||||
hsp_top2: hsp@1600000 {
|
||||
status = "okay";
|
||||
};
|
||||
spi@3230000 {
|
||||
compatible = "nvidia,tegra186-spi-slave";
|
||||
status = "okay";
|
||||
spi@0 {
|
||||
compatible = "nvidia,tegra-spidev";
|
||||
reg = <0>;
|
||||
spi-max-frequency = <50000000>;
|
||||
controller-data {
|
||||
nvidia,lsbyte-first;
|
||||
};
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
chosen {
|
||||
/*
|
||||
* The ideal approach for disabling rail-gating
|
||||
* for GPU should be deleting the power-domains
|
||||
* property in GPU node. But /delete-property/
|
||||
* is not a valid syntax in the device tree
|
||||
* overlay, the nvidia,tegra-joint_xpu_rail is
|
||||
* specified to achieve the same as an
|
||||
* alternative.
|
||||
*/
|
||||
nvidia,tegra-joint_xpu_rail;
|
||||
};
|
||||
|
||||
cpus {
|
||||
idle-states {
|
||||
c7 {
|
||||
status = "disabled";
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
fsicom_client {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
FsiComIvc {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
/* FSI<->CCPLEX Communication through DRAM Carveout demo app */
|
||||
FsiComAppChConfApp1 {
|
||||
compatible = "nvidia,tegra-fsicom-sampleApp1";
|
||||
status = "okay";
|
||||
channelid_list = <3>;
|
||||
};
|
||||
|
||||
hsierrrptinj {
|
||||
compatible = "nvidia,tegra23x-hsierrrptinj";
|
||||
mboxes = <&hsp_top0 (TEGRA_HSP_MBOX_TYPE_SM | TEGRA_HSP_MBOX_TYPE_SM_128BIT) TEGRA_HSP_SM_TX(1)>;
|
||||
mbox-names = "hsierrrptinj-tx";
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
safetyservices_epl_client {
|
||||
/* userspace app uses this driver to send error code */
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
thermal-zones {
|
||||
cpu-thermal {
|
||||
cooling-maps {
|
||||
map-cpufreq {
|
||||
cooling-device = <&cpu0_0 0 0>,
|
||||
<&cpu1_0 0 0>,
|
||||
<&cpu2_0 0 0>;
|
||||
};
|
||||
|
||||
map-devfreq {
|
||||
cooling-device = <&ga10b 0 0>;
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
gpu-thermal {
|
||||
cooling-maps {
|
||||
map-cpufreq {
|
||||
cooling-device = <&cpu0_0 0 0>,
|
||||
<&cpu1_0 0 0>,
|
||||
<&cpu2_0 0 0>;
|
||||
};
|
||||
|
||||
map-devfreq {
|
||||
cooling-device = <&ga10b 0 0>;
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
cv0-thermal {
|
||||
cooling-maps {
|
||||
map-cpufreq {
|
||||
cooling-device = <&cpu0_0 0 0>,
|
||||
<&cpu1_0 0 0>,
|
||||
<&cpu2_0 0 0>;
|
||||
};
|
||||
|
||||
map-devfreq {
|
||||
cooling-device = <&ga10b 0 0>;
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
cv1-thermal {
|
||||
cooling-maps {
|
||||
map-cpufreq {
|
||||
cooling-device = <&cpu0_0 0 0>,
|
||||
<&cpu1_0 0 0>,
|
||||
<&cpu2_0 0 0>;
|
||||
};
|
||||
|
||||
map-devfreq {
|
||||
cooling-device = <&ga10b 0 0>;
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
cv2-thermal {
|
||||
cooling-maps {
|
||||
map-cpufreq {
|
||||
cooling-device = <&cpu0_0 0 0>,
|
||||
<&cpu1_0 0 0>,
|
||||
<&cpu2_0 0 0>;
|
||||
};
|
||||
|
||||
map-devfreq {
|
||||
cooling-device = <&ga10b 0 0>;
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
soc0-thermal {
|
||||
cooling-maps {
|
||||
map-cpufreq {
|
||||
cooling-device = <&cpu0_0 0 0>,
|
||||
<&cpu1_0 0 0>,
|
||||
<&cpu2_0 0 0>;
|
||||
};
|
||||
|
||||
map-devfreq {
|
||||
cooling-device = <&ga10b 0 0>;
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
soc1-thermal {
|
||||
cooling-maps {
|
||||
map-cpufreq {
|
||||
cooling-device = <&cpu0_0 0 0>,
|
||||
<&cpu1_0 0 0>,
|
||||
<&cpu2_0 0 0>;
|
||||
};
|
||||
|
||||
map-devfreq {
|
||||
cooling-device = <&ga10b 0 0>;
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
soc2-thermal {
|
||||
cooling-maps {
|
||||
map-cpufreq {
|
||||
cooling-device = <&cpu0_0 0 0>,
|
||||
<&cpu1_0 0 0>,
|
||||
<&cpu2_0 0 0>;
|
||||
};
|
||||
|
||||
map-devfreq {
|
||||
cooling-device = <&ga10b 0 0>;
|
||||
};
|
||||
};
|
||||
};
|
||||
};
|
||||
#ifndef REMOVE_FRAGMENT_SYNTAX
|
||||
};
|
||||
};
|
||||
#endif
|
||||
};
|
||||
240
nv-platform/tegra234-p3740-0002.dtsi
Normal file
240
nv-platform/tegra234-p3740-0002.dtsi
Normal file
@@ -0,0 +1,240 @@
|
||||
// SPDX-License-Identifier: GPL-2.0-only
|
||||
// SPDX-FileCopyrightText: Copyright (c) 2023, NVIDIA CORPORATION & AFFILIATES. All rights reserved.
|
||||
|
||||
#include "nv-soc/tegra234-soc-audio-dai-links.dtsi"
|
||||
|
||||
/ {
|
||||
#ifndef REMOVE_FRAGMENT_SYNTAX
|
||||
fragment-t234-p3740-0002@0 {
|
||||
target-path = "/";
|
||||
__overlay__ {
|
||||
#endif
|
||||
bus@0 {
|
||||
i2c@31c0000 {
|
||||
typec: stusb1600@28 {
|
||||
status = "okay";
|
||||
compatible = "st,stusb1600";
|
||||
reg = <0x28>;
|
||||
vdd-supply = <&p3740_vdd_5v_sys>;
|
||||
vsys-supply = <&vdd_3v3_sys>;
|
||||
interrupt-parent = <&gpio>;
|
||||
interrupts = <TEGRA234_MAIN_GPIO(K, 6) IRQ_TYPE_LEVEL_LOW>;
|
||||
typec_con: connector {
|
||||
compatible = "usb-c-connector";
|
||||
label = "USB-C";
|
||||
data-role = "dual";
|
||||
power-role = "dual";
|
||||
typec-power-opmode = "default";
|
||||
|
||||
port {
|
||||
typec_con_ep: endpoint {
|
||||
remote-endpoint = <&usb_role_switch0>;
|
||||
};
|
||||
};
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
i2c@c250000 {
|
||||
f75308@4d {
|
||||
compatible = "fintek,f75308";
|
||||
reg = <0x4d>;
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
|
||||
fan@0 {
|
||||
reg = <0x0>;
|
||||
type = "pwm";
|
||||
duty = "manual_duty";
|
||||
5seg = <100 80 60 40 20>;
|
||||
};
|
||||
|
||||
fan@1 {
|
||||
reg = <0x1>;
|
||||
type = "pwm";
|
||||
duty = "manual_duty";
|
||||
5seg = <100 80 60 40 20>;
|
||||
};
|
||||
|
||||
fan@2 {
|
||||
reg = <0x2>;
|
||||
type = "pwm";
|
||||
duty = "manual_duty";
|
||||
5seg = <100 80 60 40 20>;
|
||||
};
|
||||
|
||||
fan@3 {
|
||||
reg = <0x3>;
|
||||
type = "pwm";
|
||||
duty = "manual_duty";
|
||||
5seg = <100 80 60 40 20>;
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
padctl@3520000 {
|
||||
ports {
|
||||
usb2-0 {
|
||||
port {
|
||||
usb_role_switch0: endpoint {
|
||||
remote-endpoint = <&typec_con_ep>;
|
||||
};
|
||||
};
|
||||
};
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
|
||||
sound {
|
||||
compatible = "nvidia,tegra186-audio-graph-card",
|
||||
"nvidia,tegra186-ape";
|
||||
clocks = <&bpmp TEGRA234_CLK_PLLA>,
|
||||
<&bpmp TEGRA234_CLK_PLLA_OUT0>,
|
||||
<&bpmp TEGRA234_CLK_AUD_MCLK>;
|
||||
clock-names = "pll_a", "plla_out0", "extern1";
|
||||
assigned-clocks = <&bpmp TEGRA234_CLK_AUD_MCLK>;
|
||||
assigned-clock-parents = <&bpmp TEGRA234_CLK_PLLA_OUT0>;
|
||||
|
||||
nvidia-audio-card,name = "NVIDIA Jetson IGX Orin APE";
|
||||
|
||||
nvidia-audio-card,mclk-fs = <256>;
|
||||
|
||||
nvidia-audio-card,widgets =
|
||||
"Headphone", "CVB-RT Headphone Jack",
|
||||
"Microphone", "CVB-RT Mic Jack",
|
||||
"Speaker", "CVB-RT Int Spk",
|
||||
"Microphone", "CVB-RT Int Mic";
|
||||
|
||||
nvidia-audio-card,routing =
|
||||
"CVB-RT Headphone Jack", "CVB-RT HPOL",
|
||||
"CVB-RT Headphone Jack", "CVB-RT HPOR",
|
||||
"CVB-RT IN1P", "CVB-RT Mic Jack",
|
||||
"CVB-RT IN2P", "CVB-RT Mic Jack",
|
||||
"CVB-RT IN2N", "CVB-RT Mic Jack",
|
||||
"CVB-RT IN3P", "CVB-RT Mic Jack",
|
||||
"CVB-RT Int Spk", "CVB-RT SPOLP",
|
||||
"CVB-RT Int Spk", "CVB-RT SPORP",
|
||||
"CVB-RT Int Spk", "CVB-RT LOUTL",
|
||||
"CVB-RT Int Spk", "CVB-RT LOUTR",
|
||||
"CVB-RT DMIC1", "CVB-RT Int Mic",
|
||||
"CVB-RT DMIC2", "CVB-RT Int Mic";
|
||||
|
||||
/* I2S4 dai node */
|
||||
nvidia-audio-card,dai-link@79 {
|
||||
link-name = "rt5640-playback";
|
||||
codec {
|
||||
sound-dai = <&rt5640 0>;
|
||||
prefix = "CVB-RT";
|
||||
};
|
||||
};
|
||||
|
||||
/* I2S6 dai node */
|
||||
nvidia-audio-card,dai-link@81 {
|
||||
bitclock-master;
|
||||
frame-master;
|
||||
};
|
||||
};
|
||||
|
||||
eeprom-manager {
|
||||
bus@0 {
|
||||
i2c-bus = <&dp_aux_ch2_i2c>;
|
||||
eeprom@1 {
|
||||
slave-address = <0x55>;
|
||||
label = "cvb";
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
reserved-memory {
|
||||
#address-cells = <2>;
|
||||
#size-cells = <2>;
|
||||
ranges;
|
||||
|
||||
linux,cma { /* Needed for nvgpu comptags */
|
||||
compatible = "shared-dma-pool";
|
||||
reusable;
|
||||
size = <0x0 0x20000000>; /* 512MB */
|
||||
alignment = <0x0 0x10000>;
|
||||
linux,cma-default;
|
||||
status = "okay";
|
||||
};
|
||||
};
|
||||
|
||||
p3740_vdd_0v95_AO: regulator-vdd-0v95-AO {
|
||||
compatible = "regulator-fixed";
|
||||
regulator-name = "vdd-0v95-AO";
|
||||
regulator-min-microvolt = <950000>;
|
||||
regulator-max-microvolt = <950000>;
|
||||
};
|
||||
p3740_vdd_12v_sys: regulator-vdd-12v-sys {
|
||||
compatible = "regulator-fixed";
|
||||
regulator-name = "vdd-12v-sys";
|
||||
regulator-min-microvolt = <12000000>;
|
||||
regulator-max-microvolt = <12000000>;
|
||||
};
|
||||
p3740_vdd_1v05_AO: regulator-vdd-1v05-AO {
|
||||
compatible = "regulator-fixed";
|
||||
regulator-name = "vdd-1v05-AO";
|
||||
regulator-min-microvolt = <1050000>;
|
||||
regulator-max-microvolt = <1050000>;
|
||||
};
|
||||
p3740_vdd_1v0_sys: regulator-vdd-1v0-sys {
|
||||
compatible = "regulator-fixed";
|
||||
regulator-name = "vdd-1v0-sys";
|
||||
regulator-min-microvolt = <1000000>;
|
||||
regulator-max-microvolt = <1000000>;
|
||||
};
|
||||
p3740_vdd_1v1_sys: regulator-vdd-1v1-sys {
|
||||
compatible = "regulator-fixed";
|
||||
regulator-name = "vdd-1v1-sys";
|
||||
regulator-min-microvolt = <1100000>;
|
||||
regulator-max-microvolt = <1100000>;
|
||||
};
|
||||
p3740_vdd_1v8_AO: regulator-vdd-1v8-AO {
|
||||
compatible = "regulator-fixed";
|
||||
regulator-name = "vdd-1v8-AO";
|
||||
regulator-min-microvolt = <1800000>;
|
||||
regulator-max-microvolt = <1800000>;
|
||||
};
|
||||
p3740_vdd_1v8_sys: regulator-vdd-1v8-sys {
|
||||
compatible = "regulator-fixed";
|
||||
regulator-name = "vdd-1v8-sys";
|
||||
regulator-min-microvolt = <1800000>;
|
||||
regulator-max-microvolt = <1800000>;
|
||||
};
|
||||
p3740_vdd_2v5_sys: regulator-vdd-2v5-sys {
|
||||
compatible = "regulator-fixed";
|
||||
regulator-name = "vdd-2v5-sys";
|
||||
regulator-min-microvolt = <2500000>;
|
||||
regulator-max-microvolt = <2500000>;
|
||||
};
|
||||
p3740_vdd_2v8_sys: regulator-vdd-2v8-sys {
|
||||
compatible = "regulator-fixed";
|
||||
regulator-name = "vdd-2v8-sys";
|
||||
regulator-min-microvolt = <2800000>;
|
||||
regulator-max-microvolt = <2800000>;
|
||||
};
|
||||
p3740_vdd_3v3_AO: regulator-vdd-3v3-AO {
|
||||
compatible = "regulator-fixed";
|
||||
regulator-name = "vdd-3v3-AO";
|
||||
regulator-min-microvolt = <3300000>;
|
||||
regulator-max-microvolt = <3300000>;
|
||||
};
|
||||
p3740_vdd_3v7_AO: regulator-vdd-3v7-AO {
|
||||
compatible = "regulator-fixed";
|
||||
regulator-name = "vdd-3v7-AO";
|
||||
regulator-min-microvolt = <3700000>;
|
||||
regulator-max-microvolt = <3700000>;
|
||||
};
|
||||
p3740_vdd_5v_sys: regulator-vdd-5v-sys {
|
||||
compatible = "regulator-fixed";
|
||||
regulator-name = "vdd-5v-sys";
|
||||
regulator-min-microvolt = <5000000>;
|
||||
regulator-max-microvolt = <5000000>;
|
||||
};
|
||||
#ifndef REMOVE_FRAGMENT_SYNTAX
|
||||
};
|
||||
};
|
||||
#endif
|
||||
};
|
||||
83
nv-platform/tegra234-p3767-0000.dtsi
Normal file
83
nv-platform/tegra234-p3767-0000.dtsi
Normal file
@@ -0,0 +1,83 @@
|
||||
// SPDX-License-Identifier: GPL-2.0-only
|
||||
// SPDX-FileCopyrightText: Copyright (c) 2023, NVIDIA CORPORATION & AFFILIATES. All rights reserved.
|
||||
|
||||
#include <dt-bindings/gpio/tegra234-gpio.h>
|
||||
#include <dt-bindings/interrupt-controller/arm-gic.h>
|
||||
#include <dt-bindings/interrupt/tegra234-irq.h>
|
||||
|
||||
/ {
|
||||
#ifndef REMOVE_FRAGMENT_SYNTAX
|
||||
p3767-0000-fragment@0 {
|
||||
target-path = "/";
|
||||
|
||||
__overlay__ {
|
||||
#endif
|
||||
bus@0 {
|
||||
mmc@3400000 {
|
||||
no-sdio;
|
||||
no-mmc;
|
||||
nvidia,cd-wakeup-capable;
|
||||
nvidia,boot-detect-delay = <1000>;
|
||||
cd-gpios = <&gpio TEGRA234_MAIN_GPIO(G, 7) GPIO_ACTIVE_LOW>;
|
||||
};
|
||||
|
||||
gpu@17000000 {
|
||||
status = "okay";
|
||||
};
|
||||
};
|
||||
|
||||
chosen {
|
||||
nvidia,tegra-joint_xpu_rail;
|
||||
};
|
||||
|
||||
opp-table-cluster0 {
|
||||
opp-1510400000 { /* Max CPU freq for Orin Nano */
|
||||
opp-hz = /bits/ 64 <1510400000>;
|
||||
opp-peak-kBps = <3200000>;
|
||||
};
|
||||
|
||||
opp-1984000000 { /* Max CPU freq for ONX */
|
||||
opp-hz = /bits/ 64 <1984000000>;
|
||||
opp-peak-kBps = <3200000>;
|
||||
};
|
||||
};
|
||||
|
||||
opp-table-cluster1 {
|
||||
opp-1510400000 { /* Max CPU freq for Orin Nano */
|
||||
opp-hz = /bits/ 64 <1510400000>;
|
||||
opp-peak-kBps = <3200000>;
|
||||
};
|
||||
|
||||
opp-1984000000 { /* Max CPU freq for ONX */
|
||||
opp-hz = /bits/ 64 <1984000000>;
|
||||
opp-peak-kBps = <3200000>;
|
||||
};
|
||||
};
|
||||
|
||||
opp-table-cluster2 {
|
||||
opp-1510400000 { /* Max CPU freq for Orin Nano */
|
||||
opp-hz = /bits/ 64 <1510400000>;
|
||||
opp-peak-kBps = <3200000>;
|
||||
};
|
||||
|
||||
opp-1984000000 { /* Max CPU freq for ONX */
|
||||
opp-hz = /bits/ 64 <1984000000>;
|
||||
opp-peak-kBps = <3200000>;
|
||||
};
|
||||
};
|
||||
|
||||
reserved-memory {
|
||||
linux,cma { /* Needed for nvgpu comptags */
|
||||
compatible = "shared-dma-pool";
|
||||
reusable;
|
||||
size = <0x0 0x10000000>; /* 256MB */
|
||||
alignment = <0x0 0x10000>;
|
||||
linux,cma-default;
|
||||
status = "okay";
|
||||
};
|
||||
};
|
||||
#ifndef REMOVE_FRAGMENT_SYNTAX
|
||||
};
|
||||
};
|
||||
#endif
|
||||
};
|
||||
8
nv-platform/tegra234-p3768-0000+p3767-0000-nv.dts
Normal file
8
nv-platform/tegra234-p3768-0000+p3767-0000-nv.dts
Normal file
@@ -0,0 +1,8 @@
|
||||
// SPDX-License-Identifier: GPL-2.0-only
|
||||
// SPDX-FileCopyrightText: Copyright (c) 2023, NVIDIA CORPORATION & AFFILIATES. All rights reserved.
|
||||
|
||||
/dts-v1/;
|
||||
|
||||
#define REMOVE_FRAGMENT_SYNTAX 1
|
||||
#include "tegra234-p3768-0000+p3767-0000.dts"
|
||||
#include "tegra234-p3768-0000+p3767-xxxx-nv-common.dtsi"
|
||||
8
nv-platform/tegra234-p3768-0000+p3767-0001-nv.dts
Normal file
8
nv-platform/tegra234-p3768-0000+p3767-0001-nv.dts
Normal file
@@ -0,0 +1,8 @@
|
||||
// SPDX-License-Identifier: GPL-2.0-only
|
||||
// SPDX-FileCopyrightText: Copyright (c) 2023, NVIDIA CORPORATION & AFFILIATES. All rights reserved.
|
||||
|
||||
/dts-v1/;
|
||||
|
||||
#define REMOVE_FRAGMENT_SYNTAX 1
|
||||
#include "staging/tegra234-p3768-0000+p3767-0001.dts"
|
||||
#include "tegra234-p3768-0000+p3767-xxxx-nv-common.dtsi"
|
||||
8
nv-platform/tegra234-p3768-0000+p3767-0003-nv.dts
Normal file
8
nv-platform/tegra234-p3768-0000+p3767-0003-nv.dts
Normal file
@@ -0,0 +1,8 @@
|
||||
// SPDX-License-Identifier: GPL-2.0-only
|
||||
// SPDX-FileCopyrightText: Copyright (c) 2023, NVIDIA CORPORATION & AFFILIATES. All rights reserved.
|
||||
|
||||
/dts-v1/;
|
||||
|
||||
#define REMOVE_FRAGMENT_SYNTAX 1
|
||||
#include "staging/tegra234-p3768-0000+p3767-0003.dts"
|
||||
#include "tegra234-p3768-0000+p3767-xxxx-nv-common.dtsi"
|
||||
8
nv-platform/tegra234-p3768-0000+p3767-0004-nv.dts
Normal file
8
nv-platform/tegra234-p3768-0000+p3767-0004-nv.dts
Normal file
@@ -0,0 +1,8 @@
|
||||
// SPDX-License-Identifier: GPL-2.0-only
|
||||
// SPDX-FileCopyrightText: Copyright (c) 2023, NVIDIA CORPORATION & AFFILIATES. All rights reserved.
|
||||
|
||||
/dts-v1/;
|
||||
|
||||
#define REMOVE_FRAGMENT_SYNTAX 1
|
||||
#include "staging/tegra234-p3768-0000+p3767-0004.dts"
|
||||
#include "tegra234-p3768-0000+p3767-xxxx-nv-common.dtsi"
|
||||
8
nv-platform/tegra234-p3768-0000+p3767-0005-nv.dts
Normal file
8
nv-platform/tegra234-p3768-0000+p3767-0005-nv.dts
Normal file
@@ -0,0 +1,8 @@
|
||||
// SPDX-License-Identifier: GPL-2.0-only
|
||||
// SPDX-FileCopyrightText: Copyright (c) 2023, NVIDIA CORPORATION & AFFILIATES. All rights reserved.
|
||||
|
||||
/dts-v1/;
|
||||
|
||||
#define REMOVE_FRAGMENT_SYNTAX 1
|
||||
#include "tegra234-p3768-0000+p3767-0005.dts"
|
||||
#include "tegra234-p3768-0000+p3767-xxxx-nv-common.dtsi"
|
||||
462
nv-platform/tegra234-p3768-0000+p3767-xxxx-nv-common.dtsi
Normal file
462
nv-platform/tegra234-p3768-0000+p3767-xxxx-nv-common.dtsi
Normal file
@@ -0,0 +1,462 @@
|
||||
// SPDX-License-Identifier: GPL-2.0-only
|
||||
// SPDX-FileCopyrightText: Copyright (c) 2023, NVIDIA CORPORATION & AFFILIATES. All rights reserved.
|
||||
|
||||
#include "nv-soc/tegra234-overlay.dtsi"
|
||||
#include "nv-soc/tegra234-soc-thermal.dtsi"
|
||||
#include "nv-soc/tegra234-soc-thermal-slowdown-corepair.dtsi"
|
||||
#include "nv-soc/tegra234-soc-thermal-shutdown.dtsi"
|
||||
#include "nv-soc/tegra234-soc-audio-dai-links.dtsi"
|
||||
#include "tegra234-p3768-0000.dtsi"
|
||||
#include "tegra234-p3767-0000.dtsi"
|
||||
#include "nv-soc/tegra234-soc-camera.dtsi"
|
||||
#include "tegra234-dcb-p3737-0000-p3701-0000.dtsi"
|
||||
|
||||
/ {
|
||||
#ifndef REMOVE_FRAGMENT_SYNTAX
|
||||
overlay-name = "Tegra234 P3768-0000+P3767-0000 Overlay";
|
||||
|
||||
fragment-t234-p3768-p3767@0 {
|
||||
target-path = "/";
|
||||
__overlay__ {
|
||||
#endif
|
||||
bpmp {
|
||||
i2c {
|
||||
vrs@3c {
|
||||
compatible = "nvidia,vrs-pseq";
|
||||
reg = <0x3c>;
|
||||
interrupt-parent = <&pmc>;
|
||||
/* VRS Wake ID is 24 */
|
||||
interrupts = <24 IRQ_TYPE_LEVEL_LOW>;
|
||||
interrupt-controller;
|
||||
#interrupt-cells = <2>;
|
||||
status = "okay";
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
bus@0 {
|
||||
actmon@d230000 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
pinmux@2430000 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
aconnect@2900000 {
|
||||
ahub@2900800 {
|
||||
i2s@2901200 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
i2s@2901400 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
dmic@2904000 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
dmic@2904100 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
dmic@2904300 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
dspk@2905000 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
dspk@2905100 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
afc@2907000 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
afc@2907100 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
afc@2907200 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
afc@2907300 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
afc@2907400 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
afc@2907500 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
arad@290e400 {
|
||||
status = "okay";
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
/* UARTA, 40 pin header, Pin 8(TX), Pin 10(RX) */
|
||||
serial@3100000 {
|
||||
compatible = "nvidia,tegra194-hsuart";
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
/* UARTE, M2.E connector */
|
||||
serial@3140000 {
|
||||
compatible = "nvidia,tegra194-hsuart";
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
i2c@3180000 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
i2c@31b0000 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
hdr40_i2c1: i2c@c250000 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
/* SPI1, 40pin header, Pin 19(MOSI), Pin 21(MISO), Pin 23(CLK), Pin 24(CS) */
|
||||
spi@3210000{
|
||||
status = "okay";
|
||||
spi@0 {
|
||||
compatible = "tegra-spidev";
|
||||
reg = <0x0>;
|
||||
spi-max-frequency = <50000000>;
|
||||
controller-data {
|
||||
nvidia,enable-hw-based-cs;
|
||||
nvidia,rx-clk-tap-delay = <0x10>;
|
||||
nvidia,tx-clk-tap-delay = <0x0>;
|
||||
};
|
||||
};
|
||||
spi@1 {
|
||||
compatible = "tegra-spidev";
|
||||
reg = <0x1>;
|
||||
spi-max-frequency = <50000000>;
|
||||
controller-data {
|
||||
nvidia,enable-hw-based-cs;
|
||||
nvidia,rx-clk-tap-delay = <0x10>;
|
||||
nvidia,tx-clk-tap-delay = <0x0>;
|
||||
};
|
||||
};
|
||||
|
||||
};
|
||||
|
||||
/* SPI3, 40pin header, Pin 37(MOSI), Pin 22(MISO), Pin 13(CLK), Pin 18(CS) */
|
||||
spi@3230000{
|
||||
status = "okay";
|
||||
spi@0 {
|
||||
compatible = "tegra-spidev";
|
||||
reg = <0x0>;
|
||||
spi-max-frequency = <50000000>;
|
||||
controller-data {
|
||||
nvidia,enable-hw-based-cs;
|
||||
nvidia,rx-clk-tap-delay = <0x10>;
|
||||
nvidia,tx-clk-tap-delay = <0x0>;
|
||||
};
|
||||
};
|
||||
spi@1 {
|
||||
compatible = "tegra-spidev";
|
||||
reg = <0x1>;
|
||||
spi-max-frequency = <50000000>;
|
||||
controller-data {
|
||||
nvidia,enable-hw-based-cs;
|
||||
nvidia,rx-clk-tap-delay = <0x10>;
|
||||
nvidia,tx-clk-tap-delay = <0x0>;
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
padctl@3520000 {
|
||||
ports {
|
||||
usb2-0 {
|
||||
port {
|
||||
typec_p0: endpoint {
|
||||
remote-endpoint = <&fusb_p0>;
|
||||
};
|
||||
};
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
i2c@c240000 {
|
||||
status = "okay";
|
||||
ina32211_1_40: ina3221@40 {
|
||||
compatible = "ti,ina3221";
|
||||
reg = <0x40>;
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
#io-channel-cells = <1>;
|
||||
channel@0 {
|
||||
reg = <0x0>;
|
||||
label = "VDD_IN";
|
||||
shunt-resistor-micro-ohms = <5000>;
|
||||
};
|
||||
channel@1 {
|
||||
reg = <0x1>;
|
||||
label = "VDD_CPU_GPU_CV";
|
||||
shunt-resistor-micro-ohms = <5000>;
|
||||
};
|
||||
channel@2 {
|
||||
reg = <0x2>;
|
||||
label = "VDD_SOC";
|
||||
shunt-resistor-micro-ohms = <5000>;
|
||||
};
|
||||
};
|
||||
fusb301@25 {
|
||||
compatible = "onsemi,fusb301";
|
||||
reg = <0x25>;
|
||||
status = "okay";
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
interrupt-parent = <&gpio>;
|
||||
interrupts = <TEGRA234_MAIN_GPIO(Z, 1) IRQ_TYPE_LEVEL_LOW>;
|
||||
connector@0 {
|
||||
port@0 {
|
||||
fusb_p0: endpoint {
|
||||
remote-endpoint = <&typec_p0>;
|
||||
};
|
||||
};
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
/* C1 - M.2 Key-E */
|
||||
pcie@14100000 {
|
||||
status = "okay";
|
||||
|
||||
vddio-pex-ctl-supply = <&vdd_1v8_ao>;
|
||||
|
||||
phys = <&p2u_hsio_3>;
|
||||
phy-names = "p2u-0";
|
||||
};
|
||||
|
||||
/* C4 - M.2 Key-M */
|
||||
pcie@14160000 {
|
||||
status = "okay";
|
||||
|
||||
vddio-pex-ctl-supply = <&vdd_1v8_ao>;
|
||||
|
||||
phys = <&p2u_hsio_4>, <&p2u_hsio_5>, <&p2u_hsio_6>,
|
||||
<&p2u_hsio_7>;
|
||||
phy-names = "p2u-0", "p2u-1", "p2u-2", "p2u-3";
|
||||
};
|
||||
|
||||
/* C8 - Ethernet */
|
||||
pcie@140a0000 {
|
||||
status = "okay";
|
||||
|
||||
num-lanes = <2>;
|
||||
|
||||
phys = <&p2u_gbe_2>, <&p2u_gbe_3>;
|
||||
phy-names = "p2u-0", "p2u-1";
|
||||
|
||||
vddio-pex-ctl-supply = <&vdd_1v8_ao>;
|
||||
vpcie3v3-supply = <&vdd_3v3_pcie>;
|
||||
};
|
||||
|
||||
/* C7 - M.2 Key-M */
|
||||
pcie@141e0000 {
|
||||
status = "okay";
|
||||
|
||||
vddio-pex-ctl-supply = <&vdd_1v8_ao>;
|
||||
|
||||
phys = <&p2u_gbe_0>, <&p2u_gbe_1>;
|
||||
phy-names = "p2u-0", "p2u-1";
|
||||
};
|
||||
|
||||
/* PWM1, 40pin header, pin 15 */
|
||||
pwm@3280000 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
/* PWM3, FAN */
|
||||
pwm@32a0000 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
/* PWM5, 40pin header, pin 33 */
|
||||
pwm@32c0000 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
/* PWM7, 40pin header, pin 32 */
|
||||
pwm@32e0000 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
serial@31d0000 {
|
||||
current-speed = <115200>;
|
||||
};
|
||||
|
||||
tachometer@39c0000 {
|
||||
status = "okay";
|
||||
upper-threshold = <0xfffff>;
|
||||
lower-threshold = <0x0>;
|
||||
};
|
||||
|
||||
hsp@3d00000 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
aon@c000000 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
hardware-timestamp@c1e0000 {
|
||||
status = "okay";
|
||||
nvidia,num-slices = <3>;
|
||||
};
|
||||
|
||||
mttcan@c310000 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
host1x@13e00000 {
|
||||
nvdec@15480000 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
nvenc@154c0000 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
tegra_soc_hwpm {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
nvdla0@15880000 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
nvdla1@158c0000 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
ofa@15a50000 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
pva0@16000000 {
|
||||
status = "okay";
|
||||
|
||||
pva0_niso1_ctx0 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
pva0_niso1_ctx1 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
pva0_niso1_ctx2 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
pva0_niso1_ctx3 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
pva0_niso1_ctx4 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
pva0_niso1_ctx5 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
pva0_niso1_ctx6 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
pva0_niso1_ctx7 {
|
||||
status = "okay";
|
||||
};
|
||||
};
|
||||
|
||||
nvjpg@15380000 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
nvjpg@15540000 {
|
||||
status = "okay";
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
cpus {
|
||||
idle-states {
|
||||
c7 {
|
||||
status = "okay";
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
nvpmodel {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
soctherm-oc-event {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
thermal-zones {
|
||||
cpu-thermal {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
gpu-thermal {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
cv0-thermal {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
cv1-thermal {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
cv2-thermal {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
soc0-thermal {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
soc1-thermal {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
soc2-thermal {
|
||||
status = "okay";
|
||||
};
|
||||
};
|
||||
|
||||
dce@d800000 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
display@13800000 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
tegra-hsp@b950000 {
|
||||
status = "okay";
|
||||
};
|
||||
#ifndef REMOVE_FRAGMENT_SYNTAX
|
||||
};
|
||||
};
|
||||
#endif
|
||||
};
|
||||
45
nv-platform/tegra234-p3768-0000.dtsi
Normal file
45
nv-platform/tegra234-p3768-0000.dtsi
Normal file
@@ -0,0 +1,45 @@
|
||||
// SPDX-License-Identifier: GPL-2.0-only
|
||||
// SPDX-FileCopyrightText: Copyright (c) 2023, NVIDIA CORPORATION & AFFILIATES. All rights reserved.
|
||||
|
||||
/ {
|
||||
#ifndef REMOVE_FRAGMENT_SYNTAX
|
||||
fragment-t234-p3768-0000@0 {
|
||||
target-path = "/";
|
||||
__overlay__ {
|
||||
#endif
|
||||
bus@0 {
|
||||
|
||||
aconnect@2900000 {
|
||||
ahub@2900800 {
|
||||
i2s@2901100 {
|
||||
ports {
|
||||
port@1 {
|
||||
hdr40_snd_i2s_dap_ep: endpoint {
|
||||
};
|
||||
};
|
||||
};
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
};
|
||||
|
||||
tegra_sound_graph: tegra_sound: sound {
|
||||
compatible = "nvidia,tegra186-audio-graph-card",
|
||||
"nvidia,tegra186-ape";
|
||||
clocks = <&bpmp TEGRA234_CLK_PLLA>,
|
||||
<&bpmp TEGRA234_CLK_PLLA_OUT0>,
|
||||
<&bpmp TEGRA234_CLK_AUD_MCLK>;
|
||||
clock-names = "pll_a", "plla_out0", "extern1";
|
||||
assigned-clocks = <&bpmp TEGRA234_CLK_AUD_MCLK>;
|
||||
assigned-clock-parents = <&bpmp TEGRA234_CLK_PLLA_OUT0>;
|
||||
|
||||
nvidia-audio-card,name = "NVIDIA Jetson Orin NX APE";
|
||||
|
||||
hdr40_snd_link_i2s: nvidia-audio-card,dai-link@77 { };
|
||||
};
|
||||
#ifndef REMOVE_FRAGMENT_SYNTAX
|
||||
};
|
||||
};
|
||||
#endif
|
||||
};
|
||||
Reference in New Issue
Block a user